

# الدوائر المتكاملة الرقمية

ترجمة

د. أبو بكر أحمد السيد

قسم الهندسة الكهربائية وهندسة الحاسب


جامعة واترلو - كندا

تأليف ومراجعة

أ.د محمد ابراهيم المصرى

قسم الهندسة الكهربائية وهندسة الحاسب

جامعة واترلو - كندا



# Digital Integrated Circuits

**Dr. Mohamed Ibrahim Elmasry**

Dept. of Elec. and Computer Engineering


University of Waterloo, Canada

Translated by

**Dr. Abu- Bakr Ahmad El- Sayed**

Dept. of Elec. and Computer Engineering

University of Waterloo, Canada



بسم الله الرحمن الرحيم

## مقدمة

الحمد لله رب العالمين والصلاة والسلام على خاتم الأنبياء والمرسلين سيدنا محمد وعلى آله وصحبه أجمعين . وبعد ..

مازال عالمنا اليوم يمر بنهضة كبيرة في مجال التقنيات المتقدمة عامة ومجال الالكترونيات الدقيقة خاصة . وقد بدأت هذه النهضة منذ نحو خمسين عاما فقط أى في الأربعينات ، وترتب عليها قفزات واسعة الخطى في مجالات عديدة مدنية وعسكرية أثرت على العالم أجمع في مختلف الميادين كالاتصالات السلكية واللاسلكية ، والحاسبات الالكترونية ، وأجهزة المذياع والتلفاز ومسجلات الصوت والصورة ، وكذلك في عالم المواصلات ، وفي المجالات الحربية في البر والبحر والجو .

ومن أهم مجالات الالكترونيات الدقيقة مجال الدوائر المتكاملة الرقمية - موضوع هذا الكتاب - حيث يمثل هذا المجال حوالى ٨٥٪ من مجموع الالكترونيات الدقيقة . وأصبح للتقدم العالمى في مجال التقنيات المتقدمة عامة والالكترونيات الدقيقة خاصة رواد في دول عديدة كالولايات المتحدة وكندا واليابان وبعض دول أوروبا ، كما أصبح له عاملون بهمة في الهند والصين وكوريا وماليزيا وسنغافورة ، وكذلك نرى في هذا المجال بعض الجهود الفردية في دول العالم العربى والعالم الإسلامى ، ونأمل وندعو الله سبحانه وتعالى أن تسرع الخطى في هذا المجال الهام في مختلف أرجاء عالمنا الإسلامى ، وذلك بهمة وإخلاص ومثابرة علمائنا المسلمين ، وبالعامل الدائب الجاد وصبر وعزيمة شبابنا المهندسين ، وبتشجيع المسئولين وأولى الأمر بالإنفاق بسخاء على الأبحاث والمشروعات ومختلف الأعمال في هذا الميدان لتلحق أمتنا الإسلامية بركب التقدم العلمى ، بل ولتستعيد مكان الصدارة في العالمين لتسعد البشرية جمعاء بتعاليم رسالتها الربانية التى تجمع بين الدنيا والآخرة ، وبين العلم والدين ، فى ظل عبادة رب العالمين ، ولتقود سفينة البشرية - كما قادتها من قبل - إلى بر السعادة والأمان بتوجيهات رسالتها العالمية وشريعتها السمحاء .

وهذا الكتاب هو إضافة متواضعة لعرض أسس وتطورات هذا العلم الحديث : علم الدوائر المتكاملة الرقمية ، وذلك باللغة العربية ، آملي أن يكون عوناً

(i)

قيمة ما قلناه لاحتدنا بما عدنا

حقوق الطبع محفوظة

الطبعة الأولى

١٤١٣هـ - ١٩٩٣م

دار القلم للنشر والتوزيع

شارع السور - عمارة السور - الطابق الأول  
هاتف: ٢٤٥٧٤٧٠ - ٢٤٥٨٤٧٨ - برقية توزيعكو  
ص.ب ٢٠١٤٦ الصفاة 13062 الكويت



لشبابنا وطلابنا ومهندسينا في دراسة واستيعاب هذا العلم ، وبالتالي للبحث والإبداع فيه وتطبيقه في مجالات تخدم أمتنا الإسلامية ، وتعمل على رفعتها وتقدمها .. وإذا كان للمخلصين من أبناء هذه الأمة من الدارسين والباحثين والعلماء والمهندسين في داخل العالم الإسلامي وخارجه نصيب في تقدم أمتهم ورفع رايته وإعلاء كلمتها فندعو الله العلي القدير أن يجعلنا منهم ، وأن يتقبل جهدنا وكل أعمالنا خالصة لوجهه الكريم ، وأن يجعلها في ميزان حسناتنا يوم لا ينفع مال ولا بنون إلا من أتى الله بقلب سليم .

ومما لا شك فيه أن تعريب العلوم ، وخاصة العلوم الحديثة ، وكذلك تدريسها باللغة العربية في جامعاتنا ومعاهدنا من أهم الخطوات في طريق النهوض بأمتنا ودفعها للأمام في ركب الحضارة والتقدم العلمي والتقني الحديث ، وعلى قدر الجهد والمشقة يكون الجزاء والثواب ، ومع استمرار الجهود في هذا السبيل دون كلل أو ملل يتم تدريجيا بإذن الله تعالى تذليل كافة الصعوبات التي قد تواجه الدارسين والباحثين أو الأساتذة والطلاب إلى أن يسود التعريب كافة معاهدنا التعليمية . فالتعريب ميدان فسيح للجهاد ، وساحته في حاجة إلى فرسان ورواد يعودون بالأمة إلى سابق عهدها حين كان الناس من شتى بقاع الأرض يفتدون إلى جامعاتها لتلقى أحدث العلوم وأعظم الرسائل .

نسأل الله العلي القدير أن يعين المخلصين العاملين من أبناء هذه الأمة لإعادة مجدها ومكانتها الرائدة بين الأمم ، وأن يكون بينهم علماء جهابذة وأعلام ورواد في كافة الميادين والمجالات ، كما كان للأمة من قبل أعلام ورواد قادوا مسيرة الحضارة الإنسانية لأكثر من ألف عام من المهندسين والأطباء والفيزيائيين والكيميائيين والفلكيين والرياضيين أمثال الخوارزمي ، والرازي ، وابن الهيثم ، وابن ماسويه ، وثابت بن قرة ، والبتاني ، وأبو معشر البلخي ، وأبو كامل الحاسب ، والبيروني ، وابن يونس ، وابن حيان ، والبيروني ، والمجريطي ، وابن سينا ، وأبو قاسم الزهراوي ، والاصطخري ، وابن سيده ، وابن بطلان ، وابن زهر ، وابن رشد ، وابن التلميذ ، والإدريسي ، وابن ملكا ، والبغدادي ، وابن مقلاب ، وابن العوام ، والحموي ، وابن الرومية ، وابن البيطار ، والحازن ، والطوسي ، وابن أبي أصيبعة ، وابن النفيس ، وابن البناء ، والقزويني وغيرهم (\*) .

(\*) انظر مثلا كتاب ( موسوعة علماء العرب ) إعداد وتحقيق د. يوسف فرحات .

وأخيرا ندعو للقارئ الكريم بتوفيق الله عز وجل ، وأن يبارك المولى سبحانه في هذا الجهد ، وينفع بهذا الكتاب ليحقق الفائدة المرجوة منه ، وليكون مساهمة فعلية في جعل اللغة العربية لغة كافة العلوم في معاهدنا ، وحتى نقضي على الصراع اللغوي الذي تعيشه أمتنا .

وقد عرف الناس قديما مغبة من طلب العلم بغير لغة أمته ، وشاعت فيهم الحكمة التي تقول : ( التعلم بلغة أخرى ينقل بعض الأفراد إلى العلم ، بينما التعليم بلغة الأمة ينقل العلم إلى الأمة كلها ) . ولا ريب أن جعل اللغة العربية لغة الثقافة والعلم في الأمة الإسلامية هدف عظيم ، فهي اللسان الذي يصح ويسهل اجتماع المسلمين عليه بعد ما اجتمعوا على دين واحد ، خاصة وأنه كان لسان كثير من أقطار وشعوب الأمة الإسلامية قبل أن توجه إليها سهام مؤامرات أعداء الإسلام والتي فرقت بين هذه الشعوب في اللغة والثقافة حتى تصل إلى تفريق دينها . ومتى تحقق انتشار اللسان العربي بدرجة أكبر في الأمة الإسلامية كان ذلك من أعظم العناصر وأقوى الدعائم التي تحفظ وحدة الأمة الإسلامية ، وآخر دعوانا أن الحمد لله رب العالمين .

محمد إبراهيم المصري

أبو بكر أحمد السيد

واترلو .. أونتاريو .. كندا

٥ المحرم ١٤١٢ هـ الموافق ١٧ يوليو ١٩٩١ م

## كلمة عن المؤلف

الأستاذ الدكتور محمد إبراهيم المصرى يعمل حالياً أستاذاً ورئيس مجموعة أبحاث الدوائر المتكاملة العالية الكثافة (VLSI) بقسم الهندسة الكهربائية وهندسة الحاسب بجامعة اترلو بكندا . وهو من مواليد القاهرة في ٢٤ ديسمبر عام ١٩٤٣ ، وقد تخرج من كلية الهندسة جامعة القاهرة عام ١٩٦٥ وحصل على الماجستير والدكتوراة من جامعة أوتاوا بكندا عامي ١٩٧٠ و ١٩٧٤ على الترتيب .

وقد قام بفضل الله تعالى بنشر أكثر من مائتي بحث وثمانية كتب وتخرج أكثر من خمسين طالب ماجستير ودكتوراة معظمهم من البلاد الإسلامية والعربية . وقد عمل أستاذاً زائراً بالكويت وسويسرا وكاليفورنيا ، ويعمل مستشاراً لعدد من الشركات بالولايات المتحدة الأمريكية وكندا . وقد ألقى محاضرات في كل من سوريا والسعودية والكويت ومصر والجزائر والصين والاتحاد السوفيتي ( سابقاً ) وهونج كونج وانجلترا وسويسرا وأستراليا ونيوزيلاندا والولايات المتحدة الأمريكية وكندا . وهو أستاذ كرسي أبحاث بجامعة اترلو وزميل في كبرى الجمعيات العالمية للهندسة الكهربائية ( IEEE ) ، وعضو في العديد من لجان المؤتمرات العالمية في مجال الالكترونيات الدقيقة ، وأحد الأعضاء المؤسسين لأكثر من مؤتمر في هذا المجال منها المؤتمر العالمي للالكترونيات الدقيقة (International Microelectronics Conference (ICM) الذي عقد في الجزائر وسوريا ومصر في الأعوام ١٩٨٨ ، ١٩٩٠ ، ١٩٩١ على الترتيب .

## الفصل الأول مقدمة في الدوائر المتكاملة الرقمية

### Introduction to digital integrated circuits

#### ١-١ تمهيد

يهدف هذا الفصل إلى تعريف عام بالدوائر المتكاملة الرقمية والتمهيد للفصول التالية . والطريقة التي سنتبعها بإذن الله في هذا الكتاب تعتمد على التدرج في درجة التعقيد مبتدئين بأساسيات تكنولوجيا تشغيل الدوائر المتكاملة (IC) ومناقشة النماذج ثنائية القطبية (bipolar devices) وقوالب أو وحدات الدوائر (circuit blocks) .

ونأمل أن نصل بهذا إلى عبور الفجوات التي تفصل بين فيزياء وتكنولوجيا النماذج (device - physics and device - technology disciplines) وبين مصممي نظم الحاسب (computer - system designers) . وبالإضافة إلى هذا فإن هذا الكتاب يعطي مصمم النظم الرقمية - (digital system designer) الفهم العام والمفردات الأساسية لتكنولوجيا الدوائر المتكاملة للتصميم الرقمي ثنائي القطبية (bipolar digital design) .

وهناك أنواع عديدة للدوائر المتكاملة الرقمية ثنائية القطبية (BIDICs) (Bipolar Digital ICs) ، ومنها نوعان أساسيان مختلفان اختلافاً بيناً وهما :  
أ - الدوائر عالية السرعة (high - speed circuits) كالدوائر المستخدمة في الحاسبات الكبيرة (large mainframe computers) .

ب - والدوائر ذات القدرات الصغيرة (micropower circuits) كالدوائر المستخدمة في الأجهزة الالكترونية التي تعمل بالبطاريات (battery - operated electronics) كالآلات الحاسبة (calculators) والساعات .

وهناك نوع ثالث من الدوائر BIDICs وهي :

ج - الدوائر المتكاملة متوسطة المدى (MSI) (Medium Scale Integrated circuits) والتي تستخدم لأداء وظائف حسب مواصفات الزبائن (custom functions)

وتركيب الدوائر البينية (interface circuitry) غير المتوفرة في الدوائر المتكاملة كبيرة المدى (LSI) (Large Scale Integrated circuits).

وهناك في تكنولوجيا النباط (device - technology) موضوعات مشتركة تتعلق بجميع أنواع العائلات الرقمية (digital families) السالفة الذكر ، وسنبدأ فيما يلي بهذه الموضوعات الأساسية قبل التعرض خلال فصول الكتاب لهذه العائلات على حدة . وأول نقطة نناقشها هنا هي مسألة التقسيم الوظيفي على مستوى النظام (system level problem of functional partitioning) ومسألة اتران الطاقة ( القدرة مقابل السرعة ) (energy balance of power versus speed) .

## ٢-١ تعريف الدوائر المتكاملة الرقمية

(Digital IC Definition)

يمكن تعريف الدائرة المتكاملة الرقمية من وجهة نظر أسلوب بناء نظام الحاسب (computer-system architecture) أو من وجهة نظر تكنولوجيا معينة للدوائر المتكاملة (specific IC technology) . أما نظام الحاسب فتتميز نظريته باتجاه هرمي (من أعلى لأسفل) (top - down approach) ، حيث نبدأ بخوارزميات (algorithms) وأوصاف للنظام عالية المستوى (high - level system descriptions) ، ثم تمتد عملية التصميم (process of design) لأسفل نحو أقسام فرعية أدق (finer subdivisions) للنظام حتى يتم تعريف القوالب أو الوحدات الوظيفية (Functional blocks) على جميع المستويات . أما تكنولوجيا الدوائر المتكاملة فهي وسط (medium) ، وبالتالي فهي تُعد حلاً من أسفل لأعلى (bottom - up solution) . وتنشأ التحسينات التكنولوجية الحديثة من فهم الجوانب الفيزيائية وعلوم المواد ، إلا أن عملية الوصول إلى تكنولوجيا جديدة للدوائر المتكاملة تعتمد بدرجة كبيرة على إمكانية تطبيق الدوائر المتكاملة كبيرة المدى LSI . ومن هنا فسناقش فيما يلي هذه العلاقة الهامة بين التكنولوجيا وتصميم النظم .

يبدأ هذا الموضوع بتعريف النظام وبمستوى التجزئة (system definition and partitioning level) . فإذا أعطينا أسلوب بناء نظام ما (a system architecture) - إما لمعلومات رقمية عامة أو ذات أغراض خاصة (general or special purpose digital information) أو لمعالجة الإشارات (signal processing) - فيمكننا إنشاء عدد من تنفيذات المكونات المادية (hardware realizations) . وفي عملية توليد (generating)


أو تحقيق أي تنفيذ خاص فإن قيود (ضوابط / تحفظات) (constraints) النظام والتكنولوجيا تشكل طبيعة الحل .

فمثلاً الظروف المحيطة (ambient conditions) ، والقدرة المتاحة (available power) وطريقة التعبئة (packaging methodology) تصبح قيود تصميم من الرتبة الأولى . وتنطبق مشاكل مستوى النظام (system-level problems) هذه على جميع النظم سواء كانت تشتمل على حاسب كبير (mainframe computer) ، أو آلة قابلة للنقل (portable instrument) ، أو إنسان آلي (robot) سيُطلق في الفضاء . وتوافق (combination) تكنولوجيا التعبئة مع تكنولوجيا النباط (device technology) هو الذي يملئ تفاصيل تجزئة النظام الفرعي (subsystem partitioning) . وعلى وجه التحديد فإن تكنولوجيا النباط تضع قيوداً على أقصى عدد للمركبات في العبوة الواحدة (max. number of components per package) ، بينما تضع تكنولوجيا التعبئة (power - handling capabilities) مجموعة أخرى من القيود - أحياناً تخالف قيود النباط - على القدرات المستخدمة (interconnections) إلى الوحدات الأخرى في النظام الفرعي . وعلى المستوى الشامل لتعبئة النظام (overall system - packaging level) فهناك قيود على التوصيلات البينية للوحدات الفرعية (subblock interconnections) وعلى تبديد القدرة (power dissipation) . ومهمة مصمم الدائرة المتكاملة LSI الرقمية أن يتقيد بجميع هذه القيود بطريقة تحقق للنظام أمثل أداء (optimum performance) وهذا قد يعنى الوصول إلى مجموعة من الأهداف مثل :


١ - أقصى سرعة و ( أو ) أكبر تعقيد دالي (maximum speed and/or functional complexity)

٢ - أقل قدرة و ( أو ) أقل حيز (minimum power and/or space) .

على أننا إذا أعطينا هذه الأهداف من الأداء الأمثل ومجموعة من طرق تكنولوجيا تعبئة النظام والوحدات الفرعية (system and subblock packaging technologies) ، فإن المسألة تؤول إلى مجموعة من مسائل تصميم الدوائر المتكاملة على أقل مستوى . وأخيراً تصل تجزئة النظام (system partitioning) إلى الوضع الذي يحدد فيه التصميم الإجمالي (overall design) مجموعة من التوصيلات البينية للوحدات



(أ)



المتبوع التابع

(ب)

شكل ١ - ١

(أ) مسجل إزاحة ذو أربعة رقام مُنفذ باستخدام دوائر قلابة JK .

(ب) دائرة قلابة JK من نوع المتبوع والتابع على مستوى البوابة .

في حالة تكنولوجيا الدوائر كبوابات الحقن المنطقية المتكاملة (integrated (I<sup>2</sup>L) injection logic gates) مثلًا ، حيث تُستخدم الدالة « و - بالربط المباشر » (wired - AND function) بكثرة ، فإن العدد الفعلي للترانزستورات قد يكون أقل بكثير من التقدير المعتاد . إلا أننا إذا أخذنا عدد النبائط واحدة لكل مدخل/مخرج (I/O) كمرجع ، فإن كل دائرة قلابة JK/FF - كالمبيّنة في شكل ١-١-ب- ستحتوي تقريباً (nominally) على ٢٦ ترانزستور ، ويتطلب المسجل ذو الأربعة أرقام (4-bit register) ١٠٤ نبيطة . وكى ندرك ما تعنيه هذه الأرقام من ناحية المساحة وكى نفسّر توازن القدرة والسرعة (power - speed balance) تفسيراً صحيحاً يلزمنا إجراء بعض الحسابات .

نلخص فيما يلي العلاقات التى تهمننا عند التعرض لحل الأسئلة المتعلقة بعوامل المساحة والسرعة والقدرة :

تناسب القدرة مع حاصل ضرب التيار وجهد مصدر القدرة ، أى أن :

$$P = V_{cc} I \quad (1-1)$$

الفرعية (subblock interconnects) والتي تعنى أيضاً بعض المتطلبات بخصوص مستويات الإشارة (signal levels) ، وإمدادات القدرة (power supplies) ، والتبديد الكلى للقدرة (total power dissipation) . ومن ثمّ يكون المصمم قادراً على حل مسألة تصميم شريحة دائرة متكاملة تحقق أهداف ومتطلبات نظامه الفرعى الخاص . ومن ظاهرة تزايد درجة التعقيد (complexity) فى الدوائر المتكاملة الرقمية خلال العشر سنوات الماضية يمكننا القول بأن أجزاء أساسية عديدة من البناء الرقمية (digital architecture) يمكن تنفيذها كشرائح منفردة (single chips) . وبالتالي فإن كلمة « نظام فرعى » « subsystem » قد تبدو مقيدة (restrictive) كأحد خصائص التصميم (design specification) . إلا أن الطريقة الكلية (overall approach) لتصميم دائرة متكاملة أحادية الكيان (monolithic IC) بناءً على مواصفات النهايات الطرفية والمواصفات الدالية (terminal and functional specifications) تعتبر طريقة عامة ، وتتغير فقط من حيث مقياسها (scale) أى مدى تطبيقها . ولتوضيح مسألة التعريف على مستوى الوحدات الفرعية للدائرة المتكاملة (IC subblock) نعرض المثال التالى :

### ٣-١ تعريف الوحدات الفرعية للدوائر المتكاملة وخصائصها


#### IC Subblock Definition and Specification

تعد المسجلات وحدات بناء رئيسية فى تصميم النظام الرقمية . وخلال الفصول التالية سنستخدم كأمثلة مجموعة متنوعة من المسجلات المنفذة بتكنولوجيا الدوائر ثنائية القطبية . وكتمهيد لهذا الموضوع وعرض للمسألة من أعلا لأسفل فإن شكل ١-١-أ يعرض مسجلاً ذا أربعة أرقام (four - bit register) منفذاً باستخدام دوائر قلابة JK [JK flip - flops] (FF) . أما شكل ١-١-ب فإنه يبين تمثيل كل دائرة قلابة JK على مستوى البوابات (gate - level representation of each JK/FF) باستخدام بوابات NOR وبوابات AND . وينظر مصمم الدوائر المتكاملة للمسألة على مستوى أقل أو أبسط من هذا المستوى كما سنرى فيما بعد . وأما على مستوى النبائط (devices) المستخدمة فيمكن أن نتوقع أن كل مدخل أو مخرج يعكس الحاجة لترانزستور واحد . ولتنفيذ الدوائر المتكاملة متوسطة المدى MSI باستخدام البوابات المنطقية ترانزستور - ترانزستور (T<sup>2</sup>L) التقليدية (conventional transistor - transistor logic gates) فإن عدد الترانزستورات قد يكون ضعيف التقدير المعتاد ، بينما

تحديد النهايات القصوى العامة (generic extremes) لكل من أقصى سرعة (maximum speed) وأقصى كثافة دالية (maximum functional density).

افترض أن لدينا عبوة ١- وات وشريحتين مختلفتين من الدوائر المتكاملة : واحدة مصممة لزيادة السرعة لأقصى قيمة والأخرى مصممة لزيادة عدد الترانزستورات لأقصى قيمة . في حالة أقصى سرعة نأخذ في الاعتبار الافتراضات والحسابات التالية :

$$\tau_D (\text{min}) = 20 \text{ ps} = 20 \times 10^{-12} \text{ s}$$



شكل ١ - ٢

منحنى لوغاريتم الإنتاج مقابل المساحة المعيرة لعملية ثنائية القطبية (circa 1976) افتراض :

$$V_1 = 0.5 \text{ V} \text{ \& } V_{cc} = 3 \text{ V}^*$$

[ ملاحظة : مع أن هذه الافتراضات اختيارية ، إلا أنه من المحتمل بالنسبة للنبائط ثنائية القطبية أن تكون حدود  $V_1$  و  $V_{cc}$  :

$$V_1 = 4-5 \text{ KT/q} = 100 - 125 \text{ mV}$$

$$V_{cc} = 5-10 \cdot V_1 = 0.5 - 1.5 \text{ V}$$

قريبة من الأساسية ]

والآن علينا أن نوازن بين C, P. أما C فإنها تقديراً تُحدد بمروحة إخراج الدائرة (circuit fon - out) وسعة الأسلاك (wire capacitance) للبوابات الأخرى .

وحياناً للوصول إلى أقل هندسة ممكنة للنبائط وأقل توصيلات معتادة بالأسلاك ، فإن C تتراوح ما بين 10 - 100 fF (حيث :  $fF = 10^{-15} \text{ farads}$ ) . ومن معادلة ١-٣ نرى أن متوسط القدرة للبوابة الواحدة يصبح 0.75 - 7.5 mW ، فإذا

يمكن أن يُمثل التأخير في الإشارة (signal delay) بالوقت اللازم لتخزين أو لإزالة كمية صغيرة من الشحنة (packet of charge) بواسطة مصدر تيارى ، أى :

$$\tau_D \propto \frac{Q}{I} \quad (1-2-1)$$

وإذا كانت الشحنة Q تمثل فقط الشحنة الموجودة على سعة مكثف على

$$\tau_D \propto \frac{CV_L}{I} \quad (1-2-2) \text{ (ب)}$$

التوازي (parallel plate capacitance) ، فإن حيث  $V_1$  هو التارجح المنطقي (logical swing) للجهد عبر السعة C . ومن المعادلات السابقة يمكننا أن نستنتج أن حاصل ضرب القدرة في التأخير (power delay product) ، والذي يمثل الطاقة (energy) المطلوبة لكل حدث تحويل (switching event) ، يُعطى بالعلاقة :

$$P \tau_D \propto CV_{cc} V_e \quad (1-3)$$

نلاحظ أنه حتى الآن لم نتعرض لعامل أو قيد المساحة . ومساحة شريحة الدائرة المتكاملة (IC chip area) يُحَدِّثها عاملان : التعبئة (packaging) ، وإنتاج التصنيع (fabrication yield) . والقيد الأساسى في التعبئة هو كمية القدرة التي يمكن أن تبدها العبوة ، وهذه تُقدَّر حالياً بحوالى ١-١٠ وات للعبوة (1-10 W/package) وبالتالي فإذا أُعطينا عدد النبائط للشريحة الواحدة ، وكمية القدرة التي تبدها النبائط الواحدة ، أمكننا تحديد مساحة الشريحة التي تُحَدِّد (bounds) سعة العبوة (capacity of package) . أما مسألة إنتاج التصنيع فتضع قيوداً مختلفاً على المساحة . وذلك أنه تحدث عيوب عشوائية (random defects) وكذلك عيوب تكنولوجية معينة (technology - specific defects) أثناء صناعة الدوائر المتكاملة ، وتقاس هذه العيوب بعددها في السنتمتر المربع الواحد . فإذا أصبح عدد هذه العيوب كبيراً بحيث يمكن مقارنته (comparable) بعدد الرقائق (die) في السنتمتر المربع الواحد فإن الإنتاج (yield) يصل للصفر (goes to zero) . ومن ثم فنعمل دائماً على تقليل العيوب إلى أقل قدر ممكن ونحافظ على حجم الرقائق (die size) في مدى معقول بحيث نحصل على إنتاج مقبول . ويبين شكل ١-٢ منحنى الإنتاج المتوقع (expected yield) مقابل حجم الشريحة (chip size) لعملية ثنائية القطبية (bipolar process circa 1976) . فإذا طبقنا الآن كلا من هذين العاملين (أو القيدتين على المساحة) على معادلة القدرة والتأخير (power delay equation) أمكننا

## ٤-١ العائلات المنطقية ثنائية القطبية

### Bipolar Logic Families

في هذا البند نقدم الإطار العام لتكنولوجيا الدوائر ثنائية القطبية مع عرض عام لبعض المقايضات (trade - offs) الخاصة بالسرعة والقدرة على مستوى النظام . وفي الفصول التالية نناقش عائلات الدوائر المختلفة بتفصيل أكثر .

يبين شكل ٣-١ منحنى التأخير في البوابة (gate delay)  $\tau_D$  مقابل القدرة للبوابة الواحدة . والخطوط القطرية في الشكل تمثل الطاقة الثابتة لكل حدث تحويل (constant energy per switching event) وهي بوحدات البيكوجول (picojoules) . وهذه الخطوط أساساً تعني أن الطرف الأيمن في معادلة ٣-١ يمكن أن يبقى ثابتاً عند مستوى طاقة مُعطى بينما حدود  $P$  و  $\tau_D$  في الطرف الأيسر يمكن أن تقيض . وتظهر على الشكل أيضاً بعض النقاط التجريبية (experimental points) لتكنولوجيات مختلفة للدوائر ثنائية القطبية ومستويات مختلفة من تكامل الدوائر تتراوح من التكامل صغير المدى (SSI) (small scale integration) والتكامل متوسط المدى (MSI) إلى التكامل كبير المدى (LSI) لوظائف الدائرة . ومع أن شكل ٣-١ يعطى قيم  $\tau_D, P$  المقابلة لدائرة معينة (١٩٧٦) إلا أننا سنناقش باختصار الملامح العامة للدائرة .

يُعدُّ المنطق ترانزستور - ترانزستور ( $T^2L$ ) (transistor-transistor logic) أول دائرة متكاملة رقمية ثنائية القطبية تنفذ التعقيد الدالي (MSI functional complexity) ، وذلك أساساً لأنه تم تعييره (standardized) على المستوى الرسمي في أوائل الستينات . وبين شكل ٤-١ البوابة (MSI  $T^2L$  NANI مع ترانزستور الإدخال ( $Q_1$ ) متعدد البواعث (multiple - emitter) وكذلك زوج حث القطب المركب (طوطم) عند المخرج ( $Q_3 - Q_4$ ) (totem - pole output driver pair) . والاسم ترانزستور - ترانزستور يشير إلى أن كلا من نبائط الإدخال والإخراج عبارة عن ترانزستورات وذلك مقارنة مع عائلات الدوائر المنطقية السابقة مثل : مقاوم - ترانزستور (resistor-transistor) RTL ، أو صمام - ترانزستور (diode-transistor) DTL .

والتأخيرات بالنسبة للمنطق  $T^2L$  تكون عادة أقل من 10 ns ويتراوح حاصل ضرب القدرة في التأخير ما بين 10-100pJ . ومستويات القدرة المقابلة تبين أنه يمكن

أعطينا قيد العبوة على القدرة الكلية ، فإن الشريحة عالية السرعة يمكن أن تحتوي نحو 1300 - 130 بوابة . وهذه الأعداد مبنية على أساس افتراض أن جميع البوابات نشطة (active) وأن أقل تأخير هو المطلوب في كل موضع على الشريحة . ومع هذا فإن الأعداد الصغيرة للبوابات تعكس ثمن السرعة العالية في أسوأ حالة (worst - case cost of high speed) .

وبالاتجاه الآن إلى الحالة المتطرفة الأخرى لأقصى تعقيد دالي ، فإننا نستخدم معادلة ٣-١ في الاتجاه المعاكس ، أي افتراض أن :



$$P = 1 \mu w / \text{gate}$$

$$V_1 = 0.5 V, V_{cc} = 3V$$

فيصبح الآن العدد الكلي للبوابات  $1 \times 10^6$  بوابة للشريحة الواحدة ( $10^6$  gates/chip) . ومرة أخرى إذا استخدمنا حدود السعة 10 - 100 fF ، فإن التأخيرات تتراوح ما بين 15 - 150 ns .

من الواضح أنه بالنسبة لأقصى قدرة دقيقة (extreme of micropower) كى تعمل على زيادة عدد المركبات لأكبر قيمة ممكنة (maximize component count) فإن ذلك يكون على حساب تأخيرات البوابات (gate delays) بدرجة كبيرة .


ونلاحظ أن القاعدة العامة هي الاختيار ما بين ١٠٠٠ بوابة مع تأخيرات أقل من النانو ثانية ( جزء من ألف مليون جزء من الثانية ) أو مليون بوابة مع تأخيرات تصل إلى مئات من النانوثانية . وبالإضافة إلى هذا فبالنسبة لمعظم النظم يجب أن يدور جزء فقط من الدائرة بأقصى سرعة . وبالتالي فيمكننا أن نحصل على تصميمات فيها أجزاء ذات سرعة عالية (high - speed sections) مع أجزاء ذات قدرة دقيقة (micropower sections) . وسنعرض بعد قليل مثل هذا المثال ، إلا أننا نرى أنه من المفيد أولاً أن نعرّف مدى تكنولوجيا الدوائر المتكاملة الرقمية ثنائية القطبية (BIDIC technologies) والتي تغطي حالياً فراغ الأداء (performance space) ما بين التأخيرات في حدود النانوثانية (nanosecond delays) والكثافة العالية جداً (very high density) .



شكل ١ - ٤  
(أ) بوابة NAND T<sup>2</sup>L أساسية مع مرحلة إخراج قطب مركب  
(ب) بوابة T<sup>2</sup>L « شوتكي » .

ويبين شكل ١-٤- ب إحدى هذه التكوينات البوابية (gate configurations) حيث استخدم اصطلاح « شوتكي » المعتاد . وفي الفصل التالي سنقدم بإذن الله تعالى تفاصيل أكثر تتعلق بدوائر شوتكي للتثبيت . والنقطة الأساسية التي نود التأكيد عليها هنا هي أن انخفاض كل من مستويات الجهد والسعة يؤدي إلى انخفاض حاصل ضرب القدرة في التأخير (power - delay product) كما يتبين لنا من المعادلة ٣-١ .

ويُعدُّ منطق الحقن المتكامل (I<sup>2</sup>L) (Integrated Injection logic) المنطق الذي يخلف المنطق T<sup>2</sup>L ، مع تطبيقات عديدة للدوائر LSI في كل من مجالى الدوائر الرقمية والدوائر المتوافقة التناظرية (analog - compatible circuitry) وقد كان تركيز التكنولوجيا في أوائل السبعينات على القدرة الدقيقة (micro power)، والنتائج المقاسة المبينة في شكل ٣-١ تعكس بوضوح هذا التأكيد على القدرة الدقيقة بمجاول ضرب للقدرة في التأخير لا تتجاوز ١ pJ . ومستويات القدرة البالغة من 0.001 mW إلى 0.1 mW تعكس إمكانية استخدام دوائر LSI بل ودوائر VLSI أيضاً نظراً لأن عدد



بوابة وحيدة  
بوابة MSI  
جهاز جمع  
كامل


القدرة للبوابة الواحدة

شكل ١ - ٣

منحنى التأخير في البوابة مقابل القدرة للبوابة الواحدة وذلك بالنسبة للعائلات المنطقية ثنائية القطبية والوصول إلى كثافات دالية (functional densities) أكبر من مائة بوابة في حيز عبوة 1-w . ومن الدائرة الأساسية يمكننا أن نرى أننا نحتاج إلى أربع نبائط نشطة (active devices) وعدة مركبات سلبية (several passive components) . واستخدام نبائط عديدة يزيد من استهلاك القدرة (power consumption) ولكنه لا يضيف إلى المميزات الوظيفية (functional advantages) سوى القدرة على دفع التيار خارج الشريحة (off - chip current driving capability) وقد أدت التطويرات المتعاقبة لعائلات الدوائر المتكاملة الرقمية في السبعينات إلى تقليل عدد المركبات في البوابة الواحدة وإلى زيادة السرعة .

وقد حدثت بعض التغييرات في دوائر المنطق T<sup>2</sup>L مع تطوير التثبيت باستخدام صمامات « شوتكي » (Schottky clamping) واستخدام مصادر جهد أصغر على الشريحة . فمثلاً أمكن تقليل عدد مركبات البوابة إلى النصف واستخدام مصدر ٣ فولت بتأرجح منطقي (logic swing) قدره ١,٥ فولت . وقد أدت هذه التغييرات إلى زيادة عدد المركبات في الشريحة الواحدة إلى أكثر من عشرة أضعاف .

ويُعد منطق البواعد المتقارنة (ECL) (Emitter - coupled logic) أحدث تكنولوجيا ثنائية القطبية ذات أكبر سرعة إلى الآن. وإذا قارنا المنطق ECL بالعائلات ثنائية القطبية  $I^2L$  و  $T^2L$  لوجدنا أنه يتجنب تأثيرات النبائط المشبعة (saturated - device effects) عن طريق الحد من التآرجح المنطقي (limiting the logic swing) وتوجيه تيار ثابت عبر مقاومات الأحمال (load resistors). ويبين شكل ٦-١ البوابة NOR/OR الأساسية، حيث يحدد المصدران  $I_{EE}$ ،  $V_{EE}$  مستوى القدرة، بينما يحدد المقاومان  $R_{C1}$  و  $R_{C2}$  التآرجح المنطقي. ونلاحظ أن الدائرة المبينة في شكل ٦-١ هي مجرد هيكل البوابة فقط حيث أنه قد حُذِف من الدائرة المرجع الجهد (voltage reference)، والمصدر التيارى (current source)، ومتبّعوا الباعث عند المخرج (output emitter - followers). وهذه المركبات الإضافية - كما في حالة المنطق  $T^2L$  - تستهلك مساحة وقدرة ولكنها تضيف مميزات خارج الشريحة لدوائر MSI فقط - (MSI off - chip dvantages). وكما سنرى بإذن الله في الفصل الثالث هناك دوائر من النوع ECL على الشريحة on - chip كمنطق دالة الباعث (EFL) (Emitter - Function logic) مثلما تؤدي وظائف منطقية أكثر لوحدة المساحة (per unit area) ووحدة تبديد المصدر (per unit source dissipation) - إلا أن كلا من العائلات المنطقية ثنائية القطبية ECL/EFL و  $T^2L$  لا تستطيع منافسة  $I^2L$  من حيث مميزات الكثافة (density advantages)، خاصة أنه بالنسبة لعائلات ECL/EFL تعد الحاجة لكل من مصدر تيارى ومرجع جهد نقطة ضعف رئيسية فيما يتعلق بالكثافة. ولكن نظرًا لأن




شكل ٦ - ١  
بوابة ECL أساسية

البوابات يمكن أن يصل إلى  $10^6$  للبوابة 1-W. والعيب الواضح هو التأخيرات البوابية (gate delays)، وهي عادة أكبر من 5-10 ns. ويبين شكل ٥-١ تمثيلًا بوابيًا مبسطًا لدائرة  $I^2L$ ، وهو يوضح النقطتين الهامتين التاليتين:

- ١ - البوابة مؤسسة على زوج من مصدر تيارى وترانزستور وحيد (single transistor current source pair) - مع مخرجات عاكسة عديدة (multiple inverting outputs) وعقدة إدخال AND بالربط المباشر (wired - AND input node).
- ٢ - القيم المنخفضة لكل من الجهدين  $V_{CC}$ ،  $V_I$  تجعل التشغيل بقدرة دقيقة (micro power operation) ممكنًا، رغم أن حدود السرعة النهائية (ultimate speed limitations) كما نتوقعها من معادلة ٣-١ تعتمد على قيم سعة العقدة.

وبمقارنة بوابات المنطق  $I^2L$  مع بوابات المنطق  $T^2L$  نلاحظ فارقين أساسيين: انخفاضًا كبيرًا في كل من مركبات الدوائر الفرعية (subcircuit components) ومستويات الجهد (voltage levels). وقد مهدت تكنولوجيا المنطق  $I^2L$  السبيل لتطبيقات أكثر لدوائر LSI/VLSI في مجال الدوائر الرقمية ثنائية القطبية التي تستخدم حجمًا أقل للبوابات واستهلاكًا أقل للقدرة.



شكل ٥ - ١

بوابة  $T^2L$  أساسية مع بوابات حث (driving gates) وبوابة تحميل (loading gate)

وهذه العناصر - كمجموعة - تغطي مدى واسعاً من متطلبات الأداء (performance requirements). وللوصول بأدائها إلى الوضع الأمثل فمن المرغوب فيه كثيراً - إن لم يكن من اللازم - استخدامها في شريحة IC خاصة. ولهذا الغرض فقد تم تطوير شريحة LSI ثنائية القطبية للمستخدم تُعرف باسم العداد متعدد المسجلات (MRC) (Multiple - register counter) وذلك للجيل الحديث من منتجات العدادات التي يمكن التحكم فيها بالمشغلات الدقيقة (microprocessor controlled counter products). وباستثناء الجهاز المتحكم (controller) (أى المشغل الدقيق Microprocessor) ودائرة العرض (display circuitry)، ومكبرات الإشارة عند المدخل (signal input amplifiers)، ومنبع القدرة للآلة (instrument power supply)، فإن جميع الدوائر المطلوبة لأداء جميع الوظائف الحاسوبية اللازمة تكون موجودة في الشريحة MRC.

ويعتمد قرار استخدام الشريحة MRC في عملية تشغيل الدوائر LSI ثنائية القطبية أساساً على ثلاثة عوامل:

**الأول:** يمكن للعملية أن تستخدم عائلات منطقية مختلفة لها خواص أداء متنوعة (divergent performance characteristics)، فتستخدم منطق دالة الباعث (EFL) (emitter function logic) (انظر الفصل الثالث) ومنطق الحقن المتكامل (I<sup>2</sup>L) (integrated injection logic).

**الثاني:** يمكن للعملية أن تستخدم أشكالاً تكوينية لدوائر متنوعة (miscellaneous circuit configurations) رقمية وتناظرية.

**الثالث:** تعطى خاصية المعدنة ثنائية الطبقة (dual - layer metallization feature) في العملية وسيلة فعالة لحل مشكلة التوصيلات البينية المنطقية عالية الكثافة (high - density logic interconnections problem).

الغرض من استخدام ECL/EFL هو أساساً الاستفادة من مميزات السرعة فإن التضحية في جانب الكثافة يغطيها غالباً تحكم التقييدات على قدرة العبوة (dominance of package power limitations).

وكملاحظة أخيرة في هذا البند نحب أن نشير إلى أنه من المعتاد أن توجد توافقات مختلفة من العائلات الثلاث السابقة الذكر على نفس الشريحة الواحدة، ويكون لها مميزات وظيفية رئيسية. وفي مجال الدوائر المتكاملة متوسطة المدى MSI يعد التحويل من المنطق ECL إلى المنطق T<sup>2</sup>L والعكس من الوظائف الضرورية.

ولتحقيق وظائف الدوائر LSI المتوائمة مع المنطق T<sup>2</sup>L (T<sup>2</sup>L - compatible LSI functions) وذلك بتضحيات بسيطة في السرعة فمن الممكن أن نستخدم مستويات منطقية منخفضة على الشريحة (reduced on-chip logic levels) مع المنطق I<sup>2</sup>L، مع استعمال عَزَل T<sup>2</sup>L عند الإدخال / الإخراج (input/output T<sup>2</sup>L buffering). وكمثال آخر نذكر توافق المنطق I<sup>2</sup>L مع المنطق EFL. وفي هذه الحالة من الواضح أننا نحتاج الأداء ECL/EFL ولكن لوظائف التحكم غير الحرجة (noncritical control functions) فإن بوابات I<sup>2</sup>L تؤدي إلى توفير كبير في كل من القدرة والمساحة.

والبند التالي يناقش مثلاً لشريحة معينة تستخدم كلا من I<sup>2</sup>L, EFL. والشريحة عبارة عن عداد عام 100 MHz متعدد المسجلات (100 - MHz multiple - register universal counter).

#### ٥-١ مثال: شريحة العداد متعدد المسجلات (MRC)

Example: A multiple - register - counter (MRC) chip

أصبح للمشغلات الدقيقة قدرات متنوعة في أداء وتشغيل العديد من منتجات العدادات الحديثة. ويمكن إجراء كثير من الحسابات المعقدة (intricate computing) باستخدام مجموعة شرائح مشغلات دقيقة متوفرة تجارياً (commercially available microprocessor chip sets). إلا أن المشغلات الدقيقة لا تستطيع بمفردها أن تنفذ الوظائف الحاسوبية المعقدة، بل تتطلب بالإضافة إلى وحدة المشغل (processor unit) عناصر متنوعة للدائرة - رقمية وتناظرية - لاستقبال البيانات وتخزينها وإعادة توليدها (regeneration) وذلك للأطوار (phases) المختلفة، وكذلك لأداء أنواع مختلفة من وظائف القياس (measuring functions).

صُممت شريحة MRC بصورة خاصة للاستخدام في العداد العام (universal counter). وتؤدي الشريحة جميع وظائف الحصول على البيانات في العداد العام أو جهاز التوقيت (timer) العام عندما يتم التحكم فيها بواسطة مشغل دقيق. ومن أجل مرونة الأداء في الآلة (instrument performance flexibility) وبساطة تصميم الشريحة (chip design simplicity) لم يشتمل العداد MRC على ما يقوم بالحسابات على البيانات (data computation features)، وبدلاً من ذلك فإن المشغل هو الذى يقوم بإجراء جميع الحسابات اللازمة بينما تقوم شريحة MRC بمدى بيانات القياسات (measurement data).

ونلاحظ أن MRC لم يصمم لعداد واحد فقط وإنما لعدد من منتجات العدادات المختلفة ومتطلبات أداء متنوعة. ولذلك فإن قدرته على الأداء كبيرة ومرنة. وبناءً على نوع المشغل والدوائر المصاحبة المستخدمة فإن MRC له مدى واسع من القدرة على إجراء القياسات المختلفة كقياسات الأنماط المختلفة من التردد (different modes of frequency)، والدورة أو الفترة (period)، والفترة الزمنية (time interval)، والنسبة (ratio)، والإجمال (totalizing)، وقياسات أخرى.

## ١-٥-٢ البنية متعددة المسجلات

## Multiple - Register Structure

ترجع التسمية «العداد متعدد المسجلات» «multiple - register counter» إلى الترتيب المنطقي للشريحة (chip's logic organization)، حيث البنية تشتمل على عدة مسجلات على التوازي (parallel multiregister structure). ويعطى شكل ١-٧ المخطط الوظيفي الأساسى للعداد MRC، حيث تعمل المسجلات الأربعة: E (الحدث) (event) و T (مرجع التوقيت) (timing reference) و C (التحكم) (control) و S (الحالة) (status) على التوازي للوصول إلى الإدخال/الإخراج (I/O access).

وكل من المسجلين T, E عبارة عن سلسلة من ثمان مجموعات عشرية (أى كل مجموعة من عشر وحدات) (chain of eight decades)، حيث المجموعات العشرية الأمامية (الأولى) [front-end (first) decades] تكون قادرة على عدّ الإشارات فوق 100 MHz (counting signals over 100 MHz). وبسبب عامل القسمة  $10^8$  الناتج عن ترتيب المجموعات العشرية الثمان على التوالي فإن تردد الإشارة عند مخرج المجموعات العشرية الخلفية (الأخيرة) [tail - end (last) decades] يساوى 1 Hz فقط لتردد 100 MHz عند المدخل.

ومن الواضح أنه للوصول إلى القيم المثلى للسرعة والقدرة وكثافة النباط (device density) فإنه من اللازم استخدام أنواع مختلفة من الدوائر لأجزاء مختلفة من السلاسل. ولذلك فتنفذ المجموعتان العشريتان الأولتان في كل من المسجلين T, E كدوائر EFL لتحقيق متطلبات السرعة، بينما تكون المجموعات العشرية الست الباقية دوائر I<sup>2</sup>L للوصول إلى كثافة عالية لتعبئة النبطية (high device packing density) واستهلاك منخفض للقدرة (low power consumption).

ويتم عدّ الإشارات في هذين المسجلين عندما توضع قبلهما كباية وحدة التابع (المنظم التتابعي/المسلسل) (sequencer block). وكذلك توضع لكل من المسجلين دائرة قلابة للفيض الزائد (overflow flip-flop) وذلك لزيادة الطول الفعلي لسلاسل العد (effective length of the counting chains).

وأما مسجل التحكم C والذى يشتمل على ٢٠ رقم (20 bits) فيعمل كحاجز تخزين (storage buffer) لتعليمات البرنامج المستقبلية من المشغل عبر وحدة الإدخال/الإخراج (I/O block).

وكما يشير اسم المسجل فإنه يتحكم في التشغيل العام لشريحة MRC. وبصورة محددة فإن وظائف (jobs) هذا المسجل C هي تحديد النمط الخاص لوظائف القياس (particular mode of the measuring functions)، وضبط تزامن صحيح وتوقيت سليم للمنظم التتابعي (set up proper synchronization and timing of the sequencer block)، وتنفيذ عملية إعادة الضبط (carry out the reset routine) قبل بدء أى عملية قياس.


ويتم تسجيل (recording) الحالة التشغيلية (operational status) للعداد MRC [ بما في ذلك الفيض الزائد لمسجلى العد T, E ، ومقاطعات القياسات وانتهاء وقتها (measurement interrupt and time - out) ، ... ] في مسجل الحالة S ذى الاثنى عشر رقما (12 bits) ، ويكون جاهزاً للمشغّل عند الطلب .

ولتقليل عدد أطراف التوصيلات في العبوة لأقل قيمة ممكنة (to minimize package pin count) فإن ناقلة الإدخال /الإخراج ذات الأربعة أرقام (four-bit I/O bus) تكون ثنائية الاتجاه (bidirectional) ( انظر شكل ٧-١ ) . والناقلة يشترك فيها المسجلات الأربعة . ويمكن اختيار أى منها عن طريق وحدة فك شفرة العنوان (address decoder block) . ويستخدم المسجل C الناقلة لوظيفة إدخال البيانات (data input function) ، أى لوظيفة الكتابة (write function) ، بينما يستخدم المسجلات E, T, S الناقلة لوظيفة إخراج البيانات (data output function) ، أى لوظيفة القراءة (read function) . فإذا ما طُلبت (requested) وظيفة قراءة أو كتابة ، واختير مسجّل معين ، يتم الوصول فوراً وعلى التتابع (sequentially) إلى المجموعات العشرية الفردية (individual decades) في حالة المسجلين T, E ، أو إلى الكلمات الفردية (individual words) في حالة المسجلين S, C ، وذلك عن طريق مسح (scanning) الدائرة المنطقية لاختيار القزمة (وهي الكلمة ذات الأربعة أرقام) ٣ إلى ٨ (3-to-8 nibble - select logic) داخل وحدة فك شفرة العنوان .

### ٣-٥-١ الوظائف البوابية

#### Gating Functions

تُعد الوحدة المنطقية للمنظم التتابعي (الوحدة التتابعية) (sequencer logic) أهم وحدة من بين جميع الوحدات الوظيفية في العداد MRC وذلك بالنسبة لقدرة الشريحة على العد المعقد (complex counting capability of the chip) . وفي هذه الوحدة التتابعية عنصران رئيسيان يمكنان MRC من التميز في الأداء ، وهما : أسلوب تزامن بوابي (gating synchronization technique) معين ، وتنفيذ هذا الأسلوب باستخدام الدوائر المنطقية EFL ودوائر أخرى في عملية LSI ثنائية القطبية وعالية السرعة .




شكل ٧-١

المخطط الوظيفي لشريحة العداد متعدد المسجلات (MRC)

وقد وُجّه الاهتمام بصورة خاصة لمسألة تقليل (minimization) التقارن التبادلي (cross coupling) بين إشارات الإدخال المتجاورة عالية السرعة - (adjacent high speed input signals) لأقل قيمة ممكنة ، وذلك للتمهيد لتوصيلات أرضية مناسبة (adequate ground connetions) من أجل تقليل انخفاض IR (drop) لوحدة دائرة I<sup>2</sup>L الحساسة لجهد الأرض (ground - potential - sensitive I<sup>2</sup>L circuit blocks) وذلك للتخفيف من مشاكل الانحدار الحراري (heat - gradient problems) الناتجة عن عدم تساوى استهلاك القدرة في الأنواع المختلفة من الدوائر في المواضيع المختلفة من الشريحة ، من أجل ضمان حدود ضوضاء معقولة عن طريق توليد جهود مرجع - على الشريحة - ذات تعويض لدرجة الحرارة (on - chip temperature - compensated reference voltage) في دوائر EFL ، وأيضاً لإعطاء وسائل اختبار إضافية (additional test probe pads) لتقليل الوقت الطويل الذى يُستغرق عادة في اختبار سلاسل المجموعات العشرية العديدة (testing multidecade chains) .

ويبين شكل ٨-١ صورة ضوئية دقيقة (photomicrograph) لشريحة MRC .



شكل ٨ - ١

صورة ضوئية دقيقة لشريحة MRC وفيها تُستخدم دوائر EFL حيث نحتاج السرعة العالية ، بينما يستخدم المنطق I<sup>2</sup>L حيث نطلب استهلاك القدرة المنخفض والكثافة العالية .

ويشتمل الأسلوب البوابى على ثلاثة مراحل (stages) من التزامن المتتابع : التزامن الذراعى (arming synchronization) ، و التزامن البوابى للمسجل E (synchronization for synchronization) ، و التزامن البوابى للمسجل T . وهذا النظام يعطى أقصى دقة قياس بمعنى أن خطأ القياس لا يتجاوز  $\pm 1$  من عد (count) تردد الإدخال (input frequency) أو تردد مذذب المرجع (reference oscillator frequency) أيهما أعلى .

وتتميز عملية LSI ثنائية القطبية بمعدنة ثنائية الطبقة (dual - layer metallization) ، وهذه تقلل الطفيليات على الشريحة ، كما تتميز بتردد  $f_T$  يساوى 1 GHz للتحويل السريع للنبیطة (fast device switching) .

ويقوم كل من حاجز الإدخال ثلاثى القنوات على السرعة عالية (high - speed three-channel input buffer) وجهاز تعدد الإرسال (الاتصال) ٤ - إلى ٣ على السرعة (high - speed 4-to-3 multiplexer) بتكملة عمل الوحدة المنطقية للتنظيم التتابعى ، حيث يتم استقبال الإشارات المطلوب قياسها عبر مداخل القناة ، ثم يتم توجيهها إلى مسجلى العد T,E (أو أحدهما) عن طريق جهاز تعدد الاتصال والمنظم التتابعى . وتعد وحدة تعدد الاتصال هى المسئولة عن توجيه الإشارة إلى المسار الصحيح بناء على وظيفة (دالة) القياس المختارة (selected measuring function) ، بينما تعد وحدة المنظم التتابعى هى المسئولة عن التزامن البوابى .

#### ١-٥-٤ متطلبات تصميم الدائرة والقناع


#### Circuit - and Mask - Design Requirements

لا يعد تنفيذ العداد MRC عملاً بسيطاً وذلك بسبب المتطلبات العديدة والمتشعبة لأداء الدائرة ، بما فى ذلك المدى الواسع لسرعة النبیطة ، والكثافة المتغيرة للتعبة ، واستخدام مزيج من العائلات المنطقية ، واستعمال توافقات مختلفة عديدة من الدوائر الرقمية والتناظرية على الشريحة ، وحدود الضوضاء الضيقة (narrow noise margins) ( بسبب جهد المصدر المنخفض المستخدم ) . وبالإضافة إلى الوصول إلى عناصر رقمية وتناظرية للدائرة لتنفيذ وظائفها المختلفة ، فقد بُذل كذلك جهد هندسى كبير فى عملية تخطيط (planning) وتصميم توبولوجيا ( أى التركيب البنائى لنظام ) القناع (mask topology) .

الأول : أن زمن الانتقال (transit time) في الترانزستورات ثنائية القطبية المعتادة سريع نسبياً . والثاني : أن صناعة مكثفات (capacitors) ومقاومات (resistors) كبيرة القيمة على الشريحة غير عملية . فنحتاج إلى دائرة متوسطة التعقيد (moderately complex circuit) وتحكم دقيق في التشغيل لتوليد تأخير في الإشارة (signal delay) لا يتجاوز عدة ميكروثواني ( أى أجزاء من المليون من الثانية ) ( few microseconds) . وإذا أردنا تأخيراً أطول فنحتاج عادة إلى تقليم ( تشذيب ) RC (trimming) خارج الشريحة .

أما إذا استفدنا من تأخير الانتشار البطيء الداخلي (intrinsically slower propagation delay) في ترانزستورات  $I^2L$  ، وتحكمنا بصورة مناسبة في قيمة تيار الحقن (injector current) في بوابات  $I^2L$  ، فإن دائرة تأخير MRC المنفذة ببوابات  $I^2L$  خاصة متصلة على التوالي تعطى أوقات تأخير (delay times) بالملي ثواني ( أى أجزاء من الألف من الثانية ) (milliseconds) وليس فقط بالميكروثواني - ويبين شكل ٩-١ الدائرة البسيطة نسبياً ، حيث التأخير دالة فقط في عدد بوابات  $I^2L$  المتصلة على التوالي المستخدمة ، وقيمة تيار الحقن في كل من هذه البوابات .

وإذا أردنا تأخيراً طويلاً فيجب الاحتفاظ بقيمة تيار الحقن أقل ما يمكن بالنسبة لسلسلة التأخير (delay string) كلها . ولكن من أجل حث (drive) مناسب




وبالإضافة إلى العناصر المنطقية المعتادة - كالبوابات المنطقية متعددة المدخل والدوائر القلابة والمجموعات العشرية .. الخ - التى تستخدم بكثرة فى دوائر EFL أو  $I^2L$  فى أرجاء الشريحة ، فهناك مجموعة متنوعة من دوائر أخرى - رقمية وتناظرية - لأداء وظائف خاصة (special - function circuits) تستخدم فى العداد MRC . وتشمل الدوائر الرقمية أنواعاً عديدة من حواجز الإدخال/الإخراج (I/O buffers) ، وأجهزة تعدد الإرسال عالية السرعة وبطيئة السرعة ، ودوائر تأخير (delay circuits) متنوعة لأغراض التوقيت (timing) ، ومحركات ( أجهزة حث ) ساعة مكتملة لأغراض خاصة (special purpose complementary clock drivers) ، وأجهزة فك شفرة المصفوفات (matrix decoders) ، ومحولات ( أجهزة تحويل ) مستوى EFL إلى  $I^2L$  والعكس ( $I^2L$  to  $I^2L$  level converters and vice versa) .

أما الدوائر التناظرية فتشمل منظمات دقة الجهد (precision voltage regulators) ، وقادحات « شميت » (Schmitt triggers) ، ومذبذبات (oscillators) ، ومكبرات تفاضلية (differential amplifiers) ، وكاشفات مستوى الجهد (voltage - level detectors) .


وسنناقش أكثر فيما يلي دوائر MRC التالية : دائرة التأخير الزمنى (timing delay circuit) ، ودائرة فك شفرة المصفوفة ، ودائرة تحويل المستوى (level converter) .

### ٥-٥-١ دائرة التأخير $I^2L$ $I^2L$ Delay Circuit

تُنفذ دائرة التأخير الزمنى باستخدام بوابات  $I^2L$  منخفضة التيار (low - current  $I^2L$  gates) . وقد واجه مصممو الدوائر المتكاملة فى الماضى صعوبات فى تنفيذ عناصر الدوائر ذات التأخير الطويل - التى يمكن التحكم فيها جيداً - (well - controlled long - delay circuit elements) باستخدام طرق الدوائر ثنائية القطبية المعتادة (conventional bipolar circuit techniques) . وترجع الصعوبات أساساً إلى عاملين :




(أ)



(ب)

ملاحظة التوصيلات الأرضية (إلى EPI) غير مبيّنة بالشكل



(ج)

شكل ١ - ١٠

دائرة فك شفرة العنوان ٣ - إلى ٨ حيث يستخدم نظام للحقن المزدوج

(أ) مخطط الدائرة . (ب) المخطط العام للقناع .

(ج) مقطع حولات مستوى الجهد تخطط القناع .

لوحدات الدوائر الأخرى فيجب أن تزداد قيمة تيار الحقن في آخر مقطع (final section) في سلسلة التأخير ، كما هو مبين في شكل ١-٩ . وإذا كانت دائرة التأخير مصممة جيداً فإن زمن التأخير يكون في حدود  $\pm 20\%$  من القيمة المستهدفة (target value) . ويمكن الوصول إلى دقة أكبر إذا استبدلنا بالمقاوم R مصدراً تيارياً منظماً جيداً - (well regulated current source) .

### ١-٥-٦ دائرة فك شفرة المصفوفة

#### Matrix Decoder

يبين شكل ١-١٠ دائرة فك شفرة العنوان ٣ - إلى ٨ (3- to -8 address decoder) ، وهي إحدى الدوائر التي تجد استخدامات مناسبة في المنطق  $I^2L$  .

وبسبب المخطط العام للمنظومة فإن ترانزستورات npn العاكسة متعددة المجمعات ( $I^2L$  multicollector inverse npn transistors) تكون أطول من ترانزستورات بوابات  $I^2L$  المعتادة . ولضمان دفع سليم للتيار (proper current drive) نحو المجمعات في أسوأ وضع (worst - positioned collectors) - وهي أبعد مجمعات عن القضيب الحاقن (injector rail) - فقد استخدم نظام للحقن المزدوج (double - injector scheme) حيث تتواجد القضبان الحاقنة على كل من جانبي نهايات أو أطراف الترانزستورات (flanking) both ends of the npn transistor العاكسة الطويلة .

ويعطى شكل ١ - ١٠ - ب المخطط العام للقناع ، بينما يعطى شكل ١ - ١٠ - ج مقطعاً لجهاز فك شفرة المصفوفة . ويكشف هذان الشكلان أيضاً ميزتين لتكنولوجيا (أى للتركيب البنائي) للقناع وهما : نمط التعبئة المكثفة (dense packing layout) لبوابات  $I^2L$  ، وملاءمة استخدام (logic hook - up using) المعدنة ثنائية الطبقة (dual - layer metallization) .

### ١-٥-٧ دوائر تحويل EFL إلى $I^2L$

#### EFL - to - $I^2L$ Converter Circuits

نظراً لأن بوابات  $I^2L$  تعمل عند سرعات منخفضة معتدلة فإن الدائرة البينية (interface) بين بوابات  $I^2L$  و EFL تكون عادة بسيطة . ويبين شكل ١-١١ طريقتين مختلفتين لتحويل الجهد (voltage conversion) : الأولى من مستويات EFL

## ١-٥-٨ الدائرة البينية في النظام

### System Interface


نظرًا لأن دائرة MRC قد صُممت لعدة منتجات مختلفة من منتجات العدادات (counter products) بحيث تغطي مدى واسعًا من مواصفات الأداء (performance specifications) فقد كان هناك تأكيد على ضرورة مرونة الدائرة البينية (interface flexibility) أثناء تصميم الأسلوب البنائي (architecture design). وتعتمد قدرة أداء (performance capability) دائرة MRC بدرجة كبيرة على نوع جهاز التحكم (controller). وقد تم التوصل إلى خيار (prescale option) يناسب ترددات العد الأمامي (عند الطرف الأمامي) العالية (high front-end counting frequencies) والتحليل الممتد (الموسع) (extended resolution) فقد جعلت جميع أطراف التوصيلات عند المدخل - المخرج (input - output pins) [ ما عدا المساحات التناظرية (analog areas) ] موائمة إما للمنطق TTL أو للمنطق (TTL or ECL compatible) كما جعل هناك مدخل تحكم على الشريحة للتمكين أو المنع (a chip enable - inhibit control input) ليكون مُعدًا لاستخدام النظام لتعدد الاتصال (system multiplexing).

## ١-٦ كلمة ختامية


### Conclusion

يوضح مثال العداد MRC نقطة هامة وهي أن فهم ما يمكن أن تعطيه كل عائلة رقمية ثنائية القطبية يمكن أن يجعل تصميم نظام جزئي معطى (given subsystem) تصميمًا أمثل (optimized) بالنسبة لدوائر LSI. وتعطى الفصول الثلاثة التالية (الثاني والثالث والرابع) من هذا الكتاب المادة اللازمة لهذا الفهم، ثم نعود في الفصل الخامس (أى الأخير) إلى إعادة التأكيد على بعض جوانب تصميم دوائر LSI في النظام أو النظام الجزئي (system/subsystem design aspects of LSI).

إلى  $I^2L$ ، والأخرى من  $I^2L$  إلى EFL. وفي الحوّل من EFL إلى  $I^2L$  يكون الترانزستور عند المخرج (output transistor) عبارة عن ترانزستور npn عاكس متعدد المجمعات، أى بوابة  $I^2L$  معتادة بدون حاقن. ونظرًا لأن سرعة التحويل (switching speed) ليست متطلبًا رئيسيًا فقد استخدمت الترانزستورات pnp الجانبية (lateral pnp transistors) في كلي الحولين.



(أ)



(ب)

## شكل ١ - ١١

(أ) طريقة تحويل الجهد من FFI إلى  $I^2L$ .

(ب) طريقة تحويل الجهد من  $I^2L$  إلى FFI.

والفئالة في قياسية الدالة ٨-٥-١  
 System Interface  
 performance (performance) (computer products)  
 (interface) specifications  
 (architecture design) flexibility  
 (performance capability)  
 (preselect option) (controller)  
 (high front-end counting) (redundancy)  
 (extended resolution)  
 (input-output pins)  
 (TTL or ECL compatible)  
 (chip enable)  
 (system) (inhibit control input)  
 multiplexing

قائمة خصائص  
 Conclusion  
 (given subsystem)  
 (optimized)  
 (exhaustive)  
 (system concepts)  
 (system/subsystem design aspects of LSI)

**الفصل الثاني**

**العائلات المنطقية للدوائر المتكاملة**

Logic Families for  
 MSI / LSI : T<sup>2</sup>L & ST<sup>2</sup>L

**٢-١ تمهيد**

يهدف هذا الفصل إلى تقديم الخصائص العامة لأي بوابة منطقية بدلالة :  
 المدخلات والمخرجات وخصائص الانتقال (transfer characteristics) والمستويات  
 المنطقية ، وحدود الضوضاء (noise margins) والمستوى العتبة (المستوى الحدّي)  
 (threshold level) ، وعددى مروحة الإدخال ومروحة الإخراج (fan in and fan out  
 numbers) أى عدد المداخل (أو عدد قنوات الإدخال) وعدد المخرج (أى عدد  
 تفرعات المخرج) . ثم نتبع ذلك بمناقشة العائلات المنطقية ثنائية القطبية (bipolar)  
 ذات الإنجاز أو الأداء المتوسط (medium performance) والمناسبة بصورة خاصة  
 للدوائر MSI و LSI . ونناقش كذلك بنيات  
 T<sup>2</sup>L وقوالب البناء المنطقي (digital building blocks) . وأما المنهج الذى سنتبعه  
 بإذن الله فهو محاولة فهم الإنجازات المنطقية أساسا من منظور تكنولوجيا الدوائر  
 والوسائل المستخدمة ، ولذلك فإن قائمة (menu) القوالب المنطقية ستكون نموذجية  
 أو ممثلة (representative) فقط وليست شاملة (exhaustive) وأما مفاهيم النظام  
 (system concepts) فستترك بإذن الله للفصل الخامس .

**٢-٢ الخصائص العامة للبوابة المنطقية**



(General Characteristics of a Logic Gate)

ينطبق التحليل التالى على أى بوابة منطقية ثنائية بما فى ذلك الدوائر الرقمية  
 . MOS

في أى نظام رقمى يتم إنجاز عمليتين أساسيتين :

**الأولى :** تنفيذ دالة منطقية عن طريق تعيين متغير منطقى مُخرج بدلالة متغيرات منطقية مدخلة ( مثال : بوابة NAND ) ، أو عن طريق تعيين متغير منطقى مُخرج بدلالة المتغيرات المنطقية المدخلة وحالة الإخراج السابقة ( مثال : الدائرة القلابة Flip flop ) .

والعملية الأساسية الثانية : نقل أو تحويل إشارة منطقية من قالب منطقى ( أو مصدر منطقى ) إلى مدخل قالب منطقى آخر أو قوالب أخرى ( مكتشف منطقى Logic detector أو مكتشفات منطقية ) خلال نظام إرسال ( انظر شكل ١ - ٢ - أ ) .



(ب)


شكل ١ - ٢

- (أ) نموذج نظام ومستويات منطقية للدوائر المتكاملة الرقمية .
- (ب) المستويات المنطقية المعتادة وحدود الضوضاء للمنطق T<sup>2</sup>L .
- (ج) مصادر الضوضاء البينية في المنطق T<sup>2</sup>L .
- (د) مصادر ضوضاء التقارن التبادلى بسبب السعات الشاردة بين الخطوط .

ونظام الإرسال هذا إما أن يكون على شريحة ( رقاقة ) ( on-chip ) [ مثلا : خطوط معدنية ( metal lines ) ] أو بين الشرائح ( between chips ) [ مثلا : على لوحة دائرة مطبوعة ( PCB printed - circuit board ) ] . ويشتمل القالب المنطقى ( logic block ) عادة على أكثر من مدخل واحد ، ويُستخدم كل مخرج كمدخل لعدد من القوالب المنطقية الأخرى . ويسمى عدد المدخلات : مروحة الإدخال ( fan-in ) ، بينما يسمى عدد المخرجات : مروحة الإخراج ( fan-out ) .

وعند مدخل المكتشف المنطقى ( logic detector ) يتم اختبار إشارة الجهد ( Voltage Signal ) بالنسبة للجهد العتبة V<sub>t</sub> ( threshold voltage ) ، وفي حالة القوالب المنطقية غير العاكسة ( noninverting logic blocks ) إن كان جهد المدخل أكبر من V<sub>t</sub> فإن جهد المخرج يكون مساويا لـ 1 منطقيا ، بينما إن كان جهد المدخل أقل من 1 فإن جهد المخرج يكون مساويا لـ 0 منطقيا .

ومن المعلوم أن تحريف ( تشويه ) الإشارة بسبب التوهين ( الإضعاف / التخفيف / التضائل ) ( attenuation ) أو الضوضاء في النظام يقلل من الاعتمادية ( الوثوقية ) ( reliability ) أى امكانية الاعتماد على النظام . وحيث أن



التحريف ( التشوه ) ينشأ أساساً من الضوضاء في النظام ، فمن المناسب أن نشير إلى الحدود المسموح بها للتشوه في المستويات المنطقية بحدود الضوضاء (noise margins) . وفيما يلي نعرّف حدين من حدود ضوضاء الجهد (voltage noise margins) ( انظر شكل ٢ - ١ - ١ )

VNM<sub>0</sub> : حد ضوضاء الجهد للصفر المنطقي  
VNM<sub>1</sub> : طحد ضوضاء الجهد للواحد المنطقي

حيث :

$$VNM_0 = V_{t_{min}} - V_{0max}$$

$$VNM_1 = V_{1min} - V_{t_{max}}$$



ويسمى الفارق بين المستويين  $V_1$  ,  $V_0$  التأرجح المنطقي ( $V_1$  logic swing) . والشكل ٢ - ١ - ب يعطي المستويات المنطقية لبوابات  $T^2L$  . ويتحقق بلوغ هذه المستويات لشروط الأحمال المحددة (specified load conditions) ومدى درجات الحرارة (temperature range) المبيّن . ودائماً يكون التأرجح عند مخرج البوابة المنطقية أكبر من الحدود العتبة عن المدخل . وفي شكل ٢ - ١ - ب نرى أن حد الضوضاء في حالة  $T^2L$  يساوي ٤٠ ، فولت . وحد الجهد هذا يسمح لبعض الضوضاء أن تضاف إلى جهود أرضية مختلفة أو إلى مخرجات منطقية بسبب التزاوج أو التقارن (coupling) من خطوط مجاورة . وفي الحقيقة تُعد هذه القيمة ( ٤٠٠ ميلي فولت ) لحد الضوضاء صغيرة عندما يُستخدم عدد كبير من بوابات أو دوائر  $T^2L$  في نظام منطقي . وهذا صحيح بصورة خاصة في حالة لوحة الدائرة المطبوعة (PCB) ، حيث يجب الانتباه إلى ألا تزيد قيمة « ضوضاء أسوأ حالة » (worst case noise) عن هذا الحد . ونظراً لأنه من الصعب التنبؤ بقيمة الضوضاء حيث أنها قيمة إحصائية ، لذلك فإن المحافظة على مستوى معين معلوم من الضوضاء يتطلب عناية خاصة في التصميم . وكقاعدة تقريبية عامة فإنه يجب الاحتفاظ بقيمة الضوضاء الملاحظة (observable noise) أقل من نصف قيمة حد الضوضاء وذلك لتصميم منطقي يمكن الاعتماد عليه .

ويعد الجهد الأرضي أحد العوامل التي تتسبب في توليد الضوضاء في دوائر  $T^2L$  حيث أن الجهد الأرضي يستخدم كمرجع (reference) أو منسوب إسناد للمستويات المنطقية .

ويعطى شكل ٢ - ١ - ج مثالاً لكيفية مساهمة مصادر الضوضاء المختلفة في تقليل القيمة الممكنة لحد الضوضاء ، حيث تقوم بوابة منطقية عند الموضع 1 بتشغيل مدخل بوابة أخرى عند الموضع 2 ، وقد وُصِّل مصدر القدرة (power supply) بالأرض عند الموضع 1 . والتيار  $I_{E2}$  هو التيار الكلي عند العقدة (node) . ويفيض هذا التيار عبر مقاومة التلامس والتوصيل (connector contact resistance)  $R_{C2}$  والمقاومة الأرضية للتوصيل الداخلي  $R_{INT}$  (ground interconnect resistance) فيتسبب بذلك في انخفاض في الجهد قدره  $I_{E2} (R_{INT} + R_{C2})$  ويكون هذا الانخفاض في الاتجاه الذي يعمل على نقصان حد الضوضاء بالنسبة لمخرج البوابة رقم ١ . وعندما يتم التحويل (switching) في البوابة 1 فإن القيمة الانتقالية (transient) يمكن أن ينتج عنها تذبذبات (oscillations) في التوصيلات الداخلية أو التوصيلات البينية (interconnections) مما يتسبب عنها بالتالي نقصان إضافي في قيمة حد الضوضاء . والتوجيه العام الذي يجب اتباعه للحصول على منطق يمكن الاعتماد عليه هو تقليل المسافات بين البوابات ومحاولة الاحتفاظ بمرجع أرضي ذي مقاومة صغيرة لأى دائرة منطقية على الشريحة ( وكذلك في النظام ) . وعندما يكبر حجم الشرائح المنطقية والنظم فإن مسألة المرجع الأرضي تصبح ذا أهمية بالغة واعتبار كبير . ومن الشائع جداً في النظم المنطقية أن نرى باصات (موصلات عمومية / ناقلات) (buses) أرضية كبيرة تستخدم للمراجع الأرضية ليس فقط للمقاومة الصغيرة ولكن أيضاً للمحاثة (inductance) الصغيرة ( أساساً بالنسبة للوحات PCB ) . وبالنسبة لقياس الدوائر المتكاملة الكبيرة  $T^2L$  ICs فإنه كلما قل حجم الموصل وجب الاهتمام أكثر بالمرجع الأرضي .

ومن المصادر الأخرى للضوضاء في الدوائر المتكاملة  $T^2L$  ICs الضوضاء الناتجة عن التقارن ( التزاوج ) التبادلي ( التقاطعي ) (cross coupling) للإشارات . فمن المعلوم أن أى خطى إشارة (signal lines) قريبين من بعضهما البعض ( سواء على شريحة on-chip أو خارجها off-chip) سيكون بينهما سعة شاردة (stray capacitance) ذات قدر معين ، كما هو مبين في شكل ٢ - ١ - د . فإذا تحوّل مخرج البوابة 2 من القيمة

ألا يسمح للناتج الوسيطة الخاطئة (erroneous intermediate results) بالمرور خلال ساعة التوقيت (clocked on) إلى قوالب أخرى . وأثناء مرور الإشارات عبر البوابات



شكل ٢ - ٢  
(أ) إشارة نبض وإشارة مستوى .  
(ب) خريطة كارنو مبيّن عليها الأخطار المحتملة .  
(ج) شكل موجة الخطر الاستاتيكي .  
(د) شكل موجة الخطر الديناميكي .

العالية (high) إلى القيمة المنخفضة (low) فإن مخرج البوابة 1 تنخفض قيمته بمقدار  $\Delta V$  ، حيث أن الجهد عبر سعة التقارن (coupling capacitance) لا يمكن أن يتغير لحظيا . وهذا التغير  $\Delta V$  ومدته (duration) يحددان : زمن سقوط (fall time) البوابة 2 ، وقيمة السعة الشاردة ، والمعاوقة (impedance) المكافئة لمعاوقة الإخراج للبوابة 1 على التوازي مع معاوقة الإدخال للبوابة 3 .

فإذا كان فرق الجهد  $\Delta V$  كبيرا بدرجة كافية ومعتمدا على الجهد العتبة للبوابة 3 ، فقد يحدث انتقال منطقي خاطيء (faulty logic transition) عند مخرج البوابة 3 وعموما فإن البوابات ذات معاوقات الإدخال الكبيرة تكون أكثر عرضة للضوضاء من البوابات ذات معاوقات الإدخال الصغيرة .


وفي النظم الرقمية يتم تحديد الإشارات المنطقية خلال فترات أو لحظات زمنية (time slots) معينة ، وذلك من أجل تقليل آثار الضوضاء والأخطار المنطقية (logical hazards) .

ويتم تعيين هذه الفترات الزمنية باستخدام إشارة تحديد الوقت (timing signal) ، ويطلق على هذه الإشارة « الساعة » (clock) . وخلال هذه الفترات الزمنية فإن الإشارة المنطقية قد تكون إشارة مستوى (level signal) أو إشارة نبض (pulse signal) ( انظر شكل ٢ - ٢ - أ ) ، وغالبا ما تُستخدم إشارات المستوى . وإشارة المستوى عند أحد المستويين الثنائيين (binary levels) تمثل الوحدات الثنائية للمعلومات (bits of information) : الصفر 0 أو الواحد 1 . وأي من هذين المستويين قد يكون جهدا أو تيارا أو طاقة أو معاوقة . إلا أنه في حالة الدوائر  $T^2L$  ICs يُستخدم مستويا الجهد  $V_0, V_1$  . والتمثيل المعتاد للجهد (typical voltage representation) هو النظام المنطقي الموجب (positive logic system) حيث يُعد الواحد المنطقي "1" (logical) موجبا بالنسبة للصفر المنطقي "0" ، بينما في النظام المنطقي السالب (negative logic system) يُعد الواحد المنطقي 1 سالبا بالنسبة للصفر المنطقي 0 .

وبالرغم من استخدام الإشارات ذات التوقيت (clocked signals) ( إشارات الساعة ) فإنه يجب الاهتمام بالأخطار الانتقالية (transient glitches / hazards) على العمليات المنطقية . ومن أجل بلوغ أكبر سرعة ممكنة فمن المفيد السماح بإنجاز عدة عمليات منطقية بين الدورات الزمنية ذات ساعة التوقيت (clock cycles) بشرط

٢ - ٣ أن خط الوحدة للكسب (unity gain line) (والذي ميله يساوى الوحدة) يقطع منحنى خاصية الانتقال عند ثلاث نقاط: الصفر "0" المنطقي، والواحد "1" المنطقي، والمستوى العتبة "th" (the threshold level).

فإذا تغير وسطاء (أو معاملات أو بارامترات) (parameters) تصميم معين عبر مدى التفاوت أو السماح (tolerance range) الخاص بهم، فإن خاصية الانتقال (لبوابة غير عاكسة noninverting gate) ستظهر كمنحنيين منقطين A, B. وأما المساحة المظللة المحصورة بين الحدين A, B فهي تمثل منطقة خصائص الانتقال الممكنة. وحيث أن المخرج لا يصل إلى قيمته الاستاتيكية في نفس الوقت مع المدخل، فإنه ينتج لذلك انتشار أكثر لخاصية الانتقال. وبسبب هذه التفاوتات (tolerances) الاستاتيكية والديناميكية فإن كل مستوى (level) يصبح منطقة (zone) كما هو مبين بشكلي ١ - ٢، ٢ - ٣، اللذين يوضحان التعريفات السابقة لحدود الضوضاء، كما يوضحان ما يلي:



شكل ٢ - ٣

منحنى خاصية الانتقال (ت. م.) لوحدة منطقية غير عاكسة

المتعددة (multiple gates) فإن هناك احتمال حدوث أخطار (hazards). ومن هذه الأخطار نوعان يعرفان باسم الأخطار الاستاتيكية (static) والأخطار الديناميكية (dynamic). أما الاستاتيكية فهي تشير إلى حالة إخراج (output state) يجب ألا تتغير لأي مجموعة مدخلات جديدة، ولكن تحدث بعض الشرارات اللحظية (momentary splikes) بسبب تسابق الإشارات (signal races).

وأما الديناميكية فهي تشير إلى الحالة التي يجب فيها أن تتغير حالة الإخراج ولكن تحدث تغيرات إخراج وسطية متعددة (multiple intermediate output changes).

ويبين شكل ٢ - ٢ - ب خريطة كارنو مشارا عليها نوعا الأخطار، حيث تشير الخطوط المستقيمة الكاملة إلى تغيرات الإخراج الكلية (overall output change)، بينما تشير الخطوط المستقيمة المقطعة إلى تغيرات الحالة الوسطية (intermediate state changes). ويعطى شكل ٢ - ٤ - ج نموذج الأرقام الثنائية (bit pattern) وشكل الموجات المتصلة (analog waveform) في الحالة الاستاتيكية، بينما يختص شكل ٢ - ٢ - د بالحالة الديناميكية. وعندما تقوم قطاعات من الدوائر المنطقية التوافقية (sections of combinational logic) بتغذية لاقعات (feed into latches)، فمن الممكن حدوث مشاكل في الجهد (potential problems) عند وجود أخطار (hazards). وهناك اختياران بالنسبة للتصميم: إما أن يُعمل تصميم منطقي مناسب بحيث يمكن تجنب الأخطار، وإما أن يُنتقى المنطق بساعة التوقيت عند فترات زمنية مناسبة بحيث نضمن توهين (attenuation) جميع مثل هذه الإشارات الانتقالية (transients).

### ٢ - ٢ - ١ خاصة الانتقال في حالة التيار المباشر

#### dc Transfer Characteristic


لاحظنا سابقا أنه قد تم تحديد تعريفات حدود الإشارة والضوضاء (Signal and noise margin definitions) بالنظر إلى كل من نظام الإرسال والمدخل والمخرج. وكبديل لهذا فإن العلاقة البوابة للإدخال والإخراج (input - output gate relationship) (أو ما يُعرف بخاصية الانتقال في حالة التيار المباشر) تعطينا أيضا معلومات عن النظام (انظر المرجعين 1, 2 بنهاية الفصل). ونلاحظ في شكل

## ٢ - ٣ الترانزستور ثنائي القطبية كأداة تحويل

### The Bipolar Transistor as a Switching Device

هناك علاقتان ( في حالة ت م ) لهما أهمية خاصة لفهم الدوائر الرقمية ثنائية القطبية . وهاتان العلاقتان هما :

( أ ) العلاقة بين تيار الأساس ( القاعدة )  $I_B$  (base current) وجهد الباعث ( القاذف ) والأساس  $V_{BE}$  (base - emitter voltage) .



شكل ٢ - ٤

تعريف خصائص الإدخال والإخراج لبوابة منطقية

(ب) العلاقة بين تيار المُجمِّع  $I_C$  (collector current) وجهد الباعث والمجمِّع  $V_{CE}$  (collector-emitter voltage) وقد سبق تمثيل هاتين الخاصيتين بمعادلات تشتمل على دوال أسية (exponentials) للجهد . وفي هذا الفصل والفصول التالية سنستخدم تحليل دوائر من المرتبة الأولى (first-order circuit analysis) ، ونُبسِّط هاتين العلاقتين إلى التمثيل الخطي التجزيئي المكافئ (equivalent piecewise linear representation) . فمثلا الصمام الثنائي للباعث والأساس في حالة التشغيل (on-state base-emitter diode) يصبح مصدر جهد  $V_{on}$  (voltage source) على التوالي مع موصل (Conductance)  $g_\pi$  وهو عبارة عن ميل (slope) منحنى العلاقة (الخاصية)  $I_B - V_{BE}$  عند نقطة انحياز (bias point) حيث  $I_B = I_C / \beta_F$  .

(أ) عندما يكون المدخل في المنطقة

$$V_{0_{min}} \leq V_{in} \leq V_{t_{min}}$$

فإن المخرج يكون في نفس المنطقة

$$V_{0_{min}} \leq V_{out} \leq V_{t_{max}}$$

(ب) عندما يكون المدخل في المنطقة

$$V_{t_{max}} \leq V_{in} \leq V_{1_{max}}$$

فإن المخرج يكون في نفس المنطقة

$$V_{t_{max}} \leq V_{out} \leq V_{1_{max}}$$

أى أن الدائرة سوف تحتفظ بقيمتين محددتين :

"1" فوق  $V_{t_{max}}$  و "0" تحت  $V_{t_{min}}$  . وأما المنطقة

$$V_{t_{min}} \leq V_{out} \leq V_{t_{max}}$$

فهي تمثل منطقة انتقال إخراج غير محدد (undetermined output transition region) ، وتقع الإشارة المنطقية في هذه المنطقة فقط أثناء الانتقالات من مستوى لآخر .

## ٢ - ٢ - ٢ خصائص الإدخال والإخراج في حالة التيار المباشر ( ت م )

### dc Input and Output Characteristics

تُعرَّف خاصية الإدخال ( في حالة ت م ) لبوابة منطقية بأنها العلاقة التي تربط بين التيار  $I_{in}$  والجهد  $V_{in}$  . وبالمثل تعرف خاصية الإخراج بأنها العلاقة التي تربط بين  $I_{out}$  و  $V_{out}$  ( انظر شكل ٢ - ٤ ) .  
وتفيد هاتان الخاصيتان في تحديد شروط أو حالات الأحمال (loading conditions) ، وأقصى مروحة إخراج (maximum fan-out) والمستويات المنطقية ، و حدود الضوضاء لبوابة منطقية .

وأما خاصية (characteristics)  $I_c$  فلها تمثيلان ممكنان لحالة التشغيل : الصيغة النشطة (الفعالة) (active mode) وصيغة التشغيل المشبع (saturated operation mode) وكما رأينا سابقا فإن تمثيل الصيغة النشطة عبارة عن مولد تيار تابع (معتمد) (dependent current generator) يمكن تمثيله بإحدى المعادلتين التاليتين :


$$(2-1-أ)$$

$$I_c = \beta_F I_B$$


$$(2-1-ب)$$

$$I_c = I_S e^{qV_{BE} / kT}$$

ويوضح شكل ٢ - ٥ - ج هذه المجموعة من الخصائص لقيم  $I_B$  المتزايدة . وعندما تعمل الأداة في حالة التشبع ( أي لقيم  $V_{CE}$  المتناقصة كما في شكل ٢ - ٥ - ج ) فبالطبع يتغير النموذج المبسط . وبصورة خاصة فإن الصمام الثنائي للمجموع والأساس (base - collector diode) ( انظر شكل ٢ - ٥ - د ) يشتغل (turns on) ويسمح بمسار تحويل ( على التوازي ) ( shunt path ) حول مصدر التيار التابع . ومن الناحية العملية فإن الدائرة المكافئة عندما يُنظر إليها من جهة المجموع تصبح مصدر جهد  $V_{sat}$  ، وهو التوافق المتتالي (Series combination)  $[V_{on}(BE) - V_{on}(BC)]$  الذي يمثل الصمامات الثنائية خلف - خلف (back-to-back diodes) التي تعمل على تحويل المسار حول المصدر التابع . وبالإضافة إلى مصدر الجهد فإن مقاومة المجموع (  $\frac{1}{g}$  ) على التوالي تعد الخاصية الطرفية الملاحظة المسيطرة (dominant observable terminal characteristics)  $(I_c - V_{CE})$  ويلخص شكل ٢ - ٦ المكافئات الخطية ( linearized dc equivalents ) لكل من المناطق النشطة والمشبعة ، وكذلك لمنطقة القطع ( الفصل/التوقف ) ( cut off mode ) ونوضح ذلك فيما يلي :



(أ)




(ج)


(ب)

شكل ٢ - ٥


- (أ) جهد وتيارات ترانزستور npn .
- (ب) منحني التيار  $I_B$  مقابل الجهد  $V_{BE}$  ( خاصية الإدخال لتركيبية ترانزستور ذات باعث مشترك ) .
- (ج) منحني التيار  $I_C$  مقابل الجهد  $V_{CE}$  ( خاصية الإدخال لتركيبية ترانزستور ذات باعث مشترك ) .



(ب) المنطقة النشطة



(أ) منطقة التوقف



SATURATION

شكل ٢ - ٦

الدوائر المكافئة م المبسطة للترانزستور ثنائى القطبية فى الدوائر المتكاملة الرقمية .

٢ - المنطقة النشطة ( الفعالة ) ( Active Region ) .

فى هذه المنطقة تتحقق العلاقات  $V_{BE} \geq V_{on}$  ،  $V_{BC} \leq V_{on}$

وتمثل دائرة الإخراج بمصدر تيار مكافئ  $\beta_F I_B$  . وعندما يقترب الجهد  $V_{CE}$  من جهد التشبع الهين ( اللين / الناعم ) ( soft saturation voltage ) ( وهو يساوى تقريبا ٣٠٠ ميلي فولت ) فإن الترانزستور يدخل منطقة تشبع هين حيث تبدأ قيمة  $\beta_F$  فى الانخفاض . وتكون قيمة الشحنة الكلية فى الأساس هى أساسا الشحنة النشطة ( active charge ) .  $q_{BE} \geq q_{BC}$  ،  $q_{BC} = 0$  ،  $I_B = I_C / \beta_F$



(٣) منطقة التشبع ( Saturation Region )

فى هذه المنطقة يكون كل من  $V_{BE}$  ،  $V_{BC}$  أكبر من أو يساوى  $V_{on}$  أى أن :

$$V_{BE} \geq V_{on} ، V_{BC} \geq V_{on}$$

وفى هذه الحالة تُمثل دائرة الإخراج بمصدر جهد تشبع  $V_{sat}$  على التوالى مع مقاومة تشبع  $(1/g_c)$  . وتكون الشحنة الكلية للأساس مساوية لمجموع شحنة أساس ذى حالة نشطة ( active-mode base charge ) وشحنة تخزين زائد ( excess storage charge )

charge تعطى بالعلاقة :  $q = \tau_S I_{BS}$



شكل ٢ - ٥ - د

دائرة مكافئة على مستوى النبيلة لبوابة  $T^2 L$  ، ونموذج كبير ( macromodel ) مبسط يمكن أن يعطى أداء طرفيا مكافئا من الرتبة الأولى .

١ - منطقة القطع ( العزل / الفصل / التوقف ) ( Cutoff Region ) :

فى هذه المنطقة يكون كل من الجهد  $V_{BE}$  والجهد  $V_{BC}$  منحازا انحياز عكسيا ( reverse biased ) ، أو - بناءً على التقريبات التجزيئين للوصلات ( piecewise approximations of the junctions ) - انحيازاً أماميا بجهد أقل من الجهد  $V_{on}$  . وأما تيار المجمّع فينشأ فقط بسبب التسرب ( leakage ) من وصلة المجمّع ، وفى الحالة المثالية تُمثل كل من الدوائر المكافئة عند المدخل والمخرج بدوائر مفتوحة ( open circuits ) . وتكون الشحنة الكلية للأساس صغيرة

$$q_{BE} + q_{BC} = 0$$

$$I_B = 0 ، I_C = 0$$

(٢) والثانية : وضع حد (limit) لقيمة تيار الباعث (أو تيار الأساس أو تيار المجمع) بحيث تتحقق العلاقة


$$I_B \leq I_C / \beta_F$$

حيث  $I_C, I_B$  هما - على الترتيب - قيمتا تيار الأساس وتيار المجمع اللذان تحددهما الدائرة الخارجية عندما يكون الترانزستور موصلا .

وتستخدم الطريقة الأولى مثلا مع دائرة « شوتكي » المنطقية ترانزستور - ترانزستور (STTI) (Schottky transistor - transistor logic) حيث يُوصَل ديود « شوتكي » بجهد تشغيل ( جهد توصيل ) (turn-on voltage) يساوي  $V_{on}$  (SBD) (تقريبا ٤٠٠ ميلي فولت) بين المجمع والأساس ( انظر شكل ٢ - ٨ ) وكنتيجة لهذا فإن القيمة الصغرى  $V_{CE}$  عندما يكون الترانزستور موصلا تساوى تقريبا ٣٠٠ ميلي فولت :

$$V_{on}(BE) - V_{on}(SBD) \approx 300 \text{ mv}$$

وأما الطريقة الثانية فتستخدم مع العائلات المنطقية ذات الصبغة التيارية (current-mode logic families) مثل عائلات منطق اقتران الباعث (emitter-coupled logic) (ECL) حيث يُستخدم مصدر تيار  $I_0$  لوضع حد لتيار الباعث ( وبالتالي لتيار المجمع ) ألا يزيد عن  $I_0$  . وكنتيجة لهذا فإن الحد الأعلى لتيار الأساس سيكون  $I_0/\beta$  بشرط أن  $V_{CE} \geq 300 \text{ mv}$  .



شكل ٢ - ٨

ترانزستور شوتكي npn

وكما رأينا سابقا فعندما يدخل الترانزستور مرحلة التشبع ، فإن الشحنة الزائدة (excess charge)  $q_e$  يتم تخزينها في الأداة ( النبيطة / الجهاز ) (device) . وهذه الشحنة تسبب تأخيرا (delay) أكثر عندما يتحول الترانزستور من حالة التشغيل ( التوصيل ) إلى حالة التعطيل ( القطع/الفصل ) (off-state) . ولذلك فإن العائلات المنطقية غير

حيث :

$$I_{BS} = I_B - \frac{I_C}{\beta_F}$$

$$\tau_S = \frac{\beta_F \tau_F (1 + \beta_R) + \beta_R \tau_R \beta_I}{1 + \beta_F + \beta_R}$$

وتتحقق لدينا العلاقات :

$$q_{BE} \geq 0, q_{BC} = 0, I_B \geq I_C / \beta_F$$

وبالإضافة إلى المناطق الثلاث المذكورة سابقا فإنه من الممكن أن يعمل الترانزستور في منطقة الانهيار (avalanche region) حيث تكون وصلة المجمع تحت تأثير انهيار شامل (avalanche breakdown) . وعموما لا تُستخدم هذه المنطقة بسبب مشاكل عدم الاستقرار (instability problems) .


## ٢ - ٤ بين العائلات المنطقية المشبعة وغير المشبعة

### Saturated Versus Nonsaturated Logic Families

في الدوائر المتكاملة الرقمية يكون للترانزستور ثنائى القطبية حالتان ثابتتان (2 steady states) وفي العائلات المنطقية المشبعة تحدث هاتان الحالتان والترانزستور في منطقتي التشبع والقطع ، وأما بالنسبة للعائلات المنطقية غير المشبعة فإن حالة التشغيل ( التوصيل ) (on state) تحدث والترانزستور في المنطقة النشطة . ويبين شكل ٢ - ٧ كلتي الحالتين على منحنيات العلاقة بين  $V_{CE}$  و  $I_C$  .

وهناك طريقتان أساسيتان يمكن اتباعهما لمنع الترانزستور ثنائى القطبية من دخول منطقة التشبع :

(١) الأولى : حجز (clamping) قيمة الجهد  $V_{CE}$  عند قيمة أكبر من قيمة جهد التشبع الناعم (  $\approx 300$  ميلي فولت ) .




شكل ٢ - ٧


صيغة التشغيل المشبعة وغير المشبعة مُعرّفة على منحنيات  $I_C$  مقابل  $V_{CE}$

ويمكننا معالجة هذه البوابة العاكسة الصغرى (minimum inverter gate) كلوحة العامة (generic unit) لدوائر LSI على الشريحة (on-chip LSI circuits). ا ب - م -


ويبين شكل ٢ - ٩ - ١ العاكس الأساسي ذا مروحة الإخراج  $n$ . ونلاحظ أن مقاوم إدخال (input  $R_b$  resistor) يُضاف إلى المدخل لتقليل اعتماد خاصية الإدخال للبوابة على خاصية شبيه الصمام الثنائي (diode-like characteristic) لوصلة الباعث والأساس. وهذا يجعل الدائرة أقل عرضة لمشكلة الاستئثار بالتيار (current hogging) والتي تنتج من الخصائص غير المتوائمة لوصلة الباعث والأساس (unmatched base-emitter junction characteristics).



(أ)



(ج)



(ب)

شكل ٢ - ٩

العاكس الترانزستور ثنائي القطبية والدائرتان المكافئتان م

وبناء على التقريب الخطي التجزيئي (piecewise linear approximation) لخصائص الإدخال، فإن الجهد العتبة  $V_t$  للعاكس يكون مساويا  $V_{on}$  لوصلة الباعث والأساس لأنه إذا كان  $V_{in} \geq V_{on}$  فإن  $Q$  تكون في حالة التشغيل وتعمل في منطقة

المشبعة تكون أسرع من المشبعة. وتشتمل العائلات المنطقية المشبعة على عائلات:

- منطق الترانزستور ذي الاقتران المباشر (direct - coupled transistor logic) (DCTL)
- المنطق مقاوم - ترانزستور (أو منطق مقاومات وترانزستورات) (resistor - transistor logic) (RTL)
- المنطق صمام ثنائي - ترانزستور (diode - transistor logic) (DTL)
- المنطق ترانزستور - ترانزستور (transistor - transistor logic) (TTL)
- منطق الحقن المتكامل (integrated injection logic) ( $I^2L$ )

وأما العائلات المنطقية غير المشبعة فتشتمل على عائلات:

- منطق اقتران الباعث (emitter - coupled logic) (ECL)
- منطق الباعث - الدالة (emitter - function logic) (EFL)

وفي الفصول التالية سنقدم التحليل الأساسي للعائلات:

$ECL$ ,  $T^2L$ ,  $ST^2L$ ,  $I^2L$ ، وكذلك لعائلات أخرى لها علاقة قريبة بها وهي:  $EFL$ . ويرجع الاقتصار والتركيز على هذه العائلات بالذات إلى اعتبارين:

الأول: في الوقت الحالي تُستخدم الدوائر المتكاملة IC's لشرائح (chips) MSI وحتى لشرائح (chips) LSI هذه العائلات المنطقية بدرجة كبيرة تكاد تقتصر عليها. الثاني: شرائح VLSI ثنائية القطبية يمكن أن تكون عملية (feasible) فقط بالإنتاجات ذات كثافة الترحيم العالية (high-packing density realizations) لهذه العائلات المنطقية.

## ٢ - ٥ البوابة العاكسة ذات الترانزستور ثنائي القطبية

### The Bipolar Transistor Inverter

نناقش فيما يلي تحليل عاكس بسيط يستخدم الترانزستور ثنائي القطبية لنرى كيفية إجراء حسابات وسطاء (بارامترات) البوابة (gate parameters). والعاكس البسيط هو قالب البناء الأساسي الذي كان يستخدم في الأيام الأولى للدوائر المتكاملة من المنطق الترانزستور - المقاوم (RTL) (Integrated resistor transistor logic).

ومن الدائرتين المكافئتين في شكل ٢ - ٩ - ب ، ٢ - ٩ - ج

نستنتج أن

$$I_{on} = \frac{V_{cc} - V_o}{R_L}, I_{off} = \frac{V_{cc} - V_L}{R_L} \quad (٦ - ٢)$$

مثال : في هذا المثال نحسب بعض القيم العملية للوسطاء ( ت م ) للدائرة ،

$$V_{cc} = 5V, R_L = 1k\Omega, R_b = 3k\Omega \quad \text{بفرض أن}$$

$$V_{on} = 700V, V_{sat} = 50mV, r_c = 50\Omega$$

$$r_\pi \ll R_b, n = 1$$

بمعلومية هذه القيم نجد أن :

$$V_o = 300mV, V_1 = 3975mV$$

$$V_1 = 3625mV, V_t = 700mV$$

$$V_1 - V_t = 3225mV$$

$$V_t - V_o = 400mV$$

$$I_{on} = \frac{5 - 0.3}{1} = 4.7mA$$

$$I_{off} = \frac{5 - 3.925}{1} = 1.075mA$$

$$\frac{I_{on}}{I_{off}} = 4.4$$

$$P_{av} = 14.4mW \quad (٧ - ٢)$$

العلاقة ٧ - ٢ تبين أن هذه البوابة العملية لها تأرجح منطقي عالي (high logic swing) ، وحدود ضوضاء غير متماثلة (unsymmetrical noise margins) ، ونسبة

كبيرة بين التيارين  $I_{on}$  ،  $I_{off}$  ، وقدرة تبديد عالية نسبيا . وتؤدي النسبة العالية بين

التيارين  $I_{on}$  ،  $I_{off}$  إلى شرارات انتقالية تيارية (current transient spikes) عند خط

مغذى القدرة (power supply line) ، وهذا بدوره يمكن أن يسبب مشاكل في النظام

كأن يؤدي مثلا إلى إنجاز منطقي خاطيء (faulty logic performance) .

التشبع ، بينما إذا كان  $V_{in} < V_{on}$  فإن  $Q$  تكون في حالة التوقف . ويعطى شكل ٢

٩ - ب الدائرة ( ت م ) المكافئة للبوابة عندما يكون  $V_{in} = V_t$  ، ويعطى شكل

٩ - ج الدائرة ( ت م ) المكافئة عندما يكون  $V_{in} = V_o$  .

وبالرجوع إلى شكل ٩ - ٢ يمكننا حساب جهود الإخراج كما يلي :

$$V_o = V_{sat} \frac{R_L}{R_L + r_c} + V_{cc} \frac{r_c}{R_L + r_c}$$

$$= V_{sat} + V_{cc} \frac{r_c}{R_L}$$

$$V_1 = V_{on} \frac{R_L}{R_L + (R_b + r_\pi)/n} + V_{cc} \frac{(R_b + r_\pi)/n}{R_L + (R_b + r_\pi)/n}$$

ويلاحظ أن التقريب المعطى للجهود  $V_o$  صحيح ، وذلك لأنه عموما تكون  $r_c$

$\ll R_L$  . ويعطى حدا الضوضاء للبوابة بالعلاقات :

$$NM_1 = V_{1min} - V_{tmax} = V_{1min} - V_{0max} \quad ٢ - ٤$$

$$NM_0 = V_{tmin} - V_{0max} = V_{0min} - V_{0max}$$

من الواضح من المعادلات ( ٢ - ٤ ) - ( ٤ - ٤ ) أن  $NM_0$  دالة

في الخواص الداخلية للترانزستور ( $r_c$  ،  $V_{sat}$ ) ، بينما  $MM_1$  يمكن زيادتها بزيادة  $V_{cc}$  .

وتؤدي زيادة مروحة الإدخال  $n$  إلى تقليل قيمة  $V_t$  . ويمكن حساب أكبر قيمة ممكنة

لمروحة الإدخال وذلك بمعلومية قيمة  $V_t$  وقيمة صغرى لـ  $NM_1$  .

ويمكننا حساب القيمة المتوسطة لقدرة التبديد (dissipation) للعاكس بفرض

أن العاكس يبقى في المتوسط في حالة عمل (on) خلال نصف وقت التشغيل

(operating time) ، وفي حالة تعطل (off) خلال النصف الآخر . وبالتالي يكون :

$$P_{av} = (P_{on} + P_{off}) / 2$$

حيث

$$P_{on} = V_{cc} I_{on} \quad \& \quad P_{off} = V_{cc} I_{off} \quad (٥ - ٢)$$

كما ذكرنا سابقا فإن دائرة RTL كانت تستخدم كقالب البناء الأساسي في الأيام الأولى للدوائر المتكاملة. وقد تم اختيار هذه الدائرة نظرا لكونها مركبا منفصلا بسيطا (simple discrete component circuit) متوفرا فعلا وله استخدامات عملية بالإضافة إلى أنه كان من الممكن الحصول على هذه الدائرة باستخدام الدوائر المتكاملة المطابقة لأحدث التطورات الفنية (state-of-the-art IC's) المتوفرة في تلك الأيام. وقد كانت العناصر الأساسية لبوابة NOR عبارة عن مجموعة من الترانزستورات npn الموصلة على التوازي والمصنوعة على نفس الأرض العازلة (isolation land) ولها جميعها منطقة مجمع مشتركة (common collector region)، ومقاومات انتشارية (diffused resistors) للأساس والمجمعات.

وقد أدت النقائص (shortcomings) في دوائر RTL إلى استخدام منطق الصمام الثنائي والترانزستور (Diode - Transistor Logic) (DTL)، وهو عبارة عن دائرة مركبات منفصلة (discrete component circuit) أخرى معدة للصيغة المتكاملة. وقد أدت دوائر DTL إلى استخدام عنصر متكامل فعلا (truly integrated) ألا وهو الترانزستور npn متعدد البواعث (multiemitter) والموصل كى يعطى صمامات ثنائية BE متعددة، وأخيرا أدت إلى استخدام العائلة المنطقية ترانزستور - ترانزستور (T<sup>2</sup>L). وفي حالة ما إذا احتجنا إلى قدرة حث عالية (high driving capability) فإننا نضيف دائرة إخراج قطب مركب (totem-pole output circuit) إلى هذه الدائرة الأساسية T<sup>2</sup>L.

وبالتالى فقد انتشر استخدام هذه العائلة في دوائر MSI إلا أنه حديثا مع دوائر شوتكى (T<sup>2</sup>L) (أى دوائر ST<sup>2</sup>L) أصبحت تستخدم هذه العائلة في تطبيقات LSI.

ويبين شكل ٢ - ١٠ - أ بوابة T<sup>2</sup>L الأساسية بمروحة إخراج n. ويتحكم ترانزستور الإدخال متعدد البواعث Q<sub>1</sub> في حالة التوصيل (conduction state) بالنسبة لترانزستور الإخراج Q<sub>2</sub>. وتؤدي البوابة عمل دالة NAND حيث أن المخرج F يكون في مستوى الصفر "0" المنطقي (أى منخفض low) فقط عندما تكون جميع

المدخل في مستوى الواحد "1" المنطقي (أى مرتفعة high). وفيما يلي نحسب وسطاء (ت م) الدائرة.

**الحالة الأولى (١)** عندما يكون أحد المدخل (أو أكثر من مدخل) منخفضا (أى جهده V<sub>0</sub>)، فإن وصلة الأساس والقاذف في الترانزستور Q<sub>1</sub> تكون في حالة توصيل حيث يفيض التيار I<sub>1</sub>، ولا يمر تيار الأساس (base current) في الترانزستور Q<sub>2</sub>، وبالتالي يكون Q<sub>2</sub> في حالة قطع ويكون المخرج F عند الجهد V<sub>1</sub>. وبذلك يكون الترانزستور Q<sub>1</sub> مشبعا حيث تيار الأساس قيمته (R<sub>1</sub> + r<sub>π</sub>) / (V<sub>cc</sub> - V<sub>on</sub> - V<sub>0</sub>) والمجمع يمده فقط تيار التسرب (leakage current) I<sub>1</sub> التابع لوصلة الأساس والمجمع المعكوسة الانحياز (reverse-biased base - collector junction) في الترانزستور Q<sub>1</sub>، أى أن شرط التشبع (I<sub>c</sub> / β) يكون متحققا.

ولحساب قيمة V<sub>1</sub> يجب أن ندرس التيار nβ<sub>R</sub> I<sub>1</sub> الذى يغذيه الجهد V<sub>cc</sub> عبر R<sub>2</sub> إلى بوابات المخارج (output gates) وعددها n. وأما سبب تولد هذا التيار فهو أن ترانزستور (أو ترانزستورات) حمل الإدخال (input load transistor(s)) Q<sub>1</sub> والمقابلة للمرحلة (أو للمراحل) التالية (next stage) تعمل في الحالة النشطة المعكوسة (inverse active mode) [أو الحالة العليا (upward mode)] عندما تكون وصلة المجمع والأساس منحازة للأمام (forward biased) وبينما يكون الترانزستور Q<sub>1</sub> في المنطقة النشطة المعكوسة (inverse active region) يكون تيار الباعث (والذى يعمل كمجمع) مساويا للقيمة β<sub>R</sub> I<sub>1</sub>، حيث I<sub>1</sub> هو تيار الأساس وقيمته تعطى ببساطة بالعلاقة






$$I_1 = \frac{V_{cc} - 2V_{on}}{R_1 + 2r_{\pi}}$$

وأما التيار الكلى المسحوب عبر R<sub>2</sub> فيعطى بالعلاقة

$$I_2 = n\beta_R I_1$$

وبالتالى فإن جهد الإخراج V<sub>1</sub> عند الواحد "1" المنطقي يساوى

$$V_1 = V_{cc} - n\beta_R R_2 \left( \frac{V_{cc} - 2V_{on}}{R_1 + 2r_{\pi}} \right) \quad (٢ - ٨)$$



شكل ٢ - ١٠

- (أ) بوابة  $T^2L$  الأساسية مع عدد  $n$  من بوابات التحميل ، وقد أضيفت الصمامات الثنائية عند المدخل لتقليل التغييرات العابرة عند المدخل .  
 (ب) البوابة المنطقية المكافئة .  
 (ج) الدائرة المكافئة عندما يكون المخرج مرتفعا .

(د) الدائرة المكافئة عندما يكون المخرج منخفضا .

(هـ) النسق العام ومقطع مستعرض .

ويمكن أن نستنتج من المعادلة (٢ - ٨) أنه من الأفضل أن نقلل قيمة  $\beta_R$  وذلك لأنه كلما قلت هذه القيمة ، زادت القيمة العظمى المسموح بها لعدد مروحة الإخراج  $n$  . وبالإضافة إلى هذا ، فإن عدم توازن (matching) قيمة  $\beta_R$  من إحدى بوابات الأحمال (loading gates) مع قيمتها من بوابة أخرى يؤدي إلى مشكلة الاستئثار بالتيار (current - hogging problem) ، حيث يُغذى تيار إخراج أكبر إلى بوابات ذات قيم  $\beta_R$  أكبر . ومن الجدير بالملاحظة أنه عند استنتاج المعادلة (٢ - ٨) فرضنا أن جميع البواعث في ترانزستورات الإدخال في بوابات الأحمال موصلة لمستوى جهد عال (high-voltage level) ، أي أن جميع ترانزستورات الإدخال في بوابات الأحمال تعمل في الحالة النشطة المعكوسة . وبالطبع فإن هذا الفرض يعطي أقل قيمة ممكنة للجهد  $V_1$  .

وبالرجوع إلى شكل ٢ - ١٠ - أ نجد أنه عندما يكون جهد الإخراج  $V_1$  فإن التيارين  $I_1, I_2$  يعطيان بالعلاقتين :

$$I_1 = \frac{V_{cc} - V_{on} - V_0}{R_1 + r_{\pi}}$$

$$I_2 = n \beta_R \frac{V_{cc} - 2V_{on}}{R_1 + 2r_{\pi}}$$

**الحالة الثانية (٢)** عندما تكون جميع المداخل عالية (عند الجهد  $V_1$ ) فإن وصلة المجمع والأساس في الترانزستور  $Q_1$  تكون في حالة توصيل وتعذى تيار الأساس للترانزستور  $Q_2$  عبر المقاومة  $R_1$  . وبالتالي فإن  $Q_2$  يصبح مشعبا والمخرج  $F$  يصبح عند الصفر "0" المنطقي ، أي عند الجهد  $V_0$  ويعطى شكل ٤ - ١٠ - د نموذج الدائرة المكافئة للأحمال ( وعددها  $n$  ) لمجموع  $Q_2$  . ومن هذا الشكل نجد أن :

(٢ - ١٣)

$$P_{dc} = \frac{V_{cc}}{2} (I_{on} + I_{off})$$

حيث :

$$I_{on} = I_1 + I_2 \quad \text{من الحالة الثانية (٢)}$$

$$I_{off} = I_1 + I_2 \quad \text{من الحالة الأولى (١)}$$

وجهد العتبة للبوابة هو الجهد الذي يتغير عنده ترانزستور المخرج من حالة التعطيل (off) إلى حالة التشبع . وتبعاً للتقريب الخطي التجزيئي (piecewise linear approximation)

فإن هذا يعطى بالعلاقة :

$$V_1 = V_{on} - V_{sat} \quad (٢ - ١٤)$$

حيث  $V_{on}$  هو جهد التوصيل (turn-on voltage) لوصلة الباعث والأساس للترانزستور  $Q_2$  ، و  $V_{sat}$  هو جهد التشبع للترانزستور  $Q_1$  . ويمكن زيادة قيمة  $V_1$  إذا أضفنا صمامات ثنائية إزاحية (offset diodes) بين مجع  $Q_1$  وأساس  $Q_2$  . إلا أن هذه الصمامات الثنائية تزيد وقت توقيف (turn-off time) الترانزستور  $Q_2$  .

وبفحص البوابة  $T^2L$  الأساسية في شكل ٢ - ١٠ - أ من وجهة نظر أدائها الانتقالي (transient performance) نجد أن  $Q_1$  يعطى مسارا ذا معاوقة بسيطة (low impedance path) من أساس  $Q_2$  إلى الأرض وذلك خلال انتقالات التوقيف (turn off transients) ، وتفيض الشحنة المخزونة إلى الخارج عبر  $Q_1$  . وهذا يعطى مسارا أسرع للشحنة المخزونة عما إذا استخدم عاكس بسيط بدون  $Q_1$  . وهذه هي إحدى المميزات الأساسية للمنطق  $T^2L$  . ويمكن تحسين سرعة التشغيل أكثر إذا أضفنا صمامات شوتكي الثنائية (Schottky diodes) على التوازي مع وصلتي المجمع والأساس في  $Q_1$  و  $Q_2$  ، مما ينتج عنه بوابة  $ST^2L$  .

ومن المميزات الأساسية الأخرى للمنطق  $T^2L$  أن إضافة مدخل إلى بوابة واحدة يتطلب إضافة بواعث إضافية لترانزستور المدخل  $Q_1$  متعدد البواعث ( شكل

(٢ - ١٠ - هـ)

$$V_0 = V_{sat} \frac{[(R_1 + r_{\pi}) / n] \parallel R_2}{\{[(R_1 + r_{\pi}) / n] \parallel R_2\} + r_c}$$

$$+ V_{cc} \frac{[(R_1 + r_{\pi}) / n] \parallel r_c}{\{[(R_1 + r_{\pi}) / n] \parallel r_c\} + V_{cc}}$$

$$= (V_{cc} - V_{on}) \frac{R_2 \parallel r_c}{[(R_2 \parallel r_c) + R_1 + r_{\pi}]}$$

$$= V_{sat} + V_{cc} \frac{r_c}{R_2} + (V_{cc} - V_{on}) \frac{n r_c}{R_1}$$

(٢ - ١١) ...

حيث استخدمنا الرمز  $\parallel$  ليعنى : « على التوازي مع » .

من الواضح أن  $V_0$  يكون دائما أكبر من جهد التشبع لترانزستور الإخراج  $Q_2$  . وإذا زاد عدد مروحة الإخراج  $n$  فإن  $V_0$  يزيد ، ويكون من الأفيد تقليل قيمة  $n$  .

وعندما يكون جهد الإخراج مساويا  $V_0$  فإن التيارين  $I_1$  ،  $I_2$  يعطيان بالعلاقتين :

$$I_1 = \frac{V_{cc} - 2V_{on}}{R_1 + 2r_{\pi}}$$

$$I_2 = \frac{V_{cc} - V_0}{R_2} \quad (٢ - ١٢)$$

ويجب ملاحظة أنه عندما يكون جهد الإخراج مساويا  $V_0$  فإن الترانزستور  $Q_2$  يسحب تيارا قيمته تساوى  $(I_2 + nI_1)$  .

وإذا فرضنا أن بوابة  $T^2L$  معتادة تعمل عند الجهد "0" المنطقي نصف وقت تشغيلها بينما تعمل عند الجهد "1" النصف الآخر ، فإن متوسط تبديد القدرة (ت م) (average dc power dissipation) للبوابة يعطى بالعلاقة :

مركب (totem-pole output circuit) كالمبينة بشكل ٢ - ١١ وفيما يلي نشرح عمل الدائرة .

الحالة الأولى (١) عندما يكون مدخل أو أكثر منخفضا ( أى عند الجهد  $V_0$  ) ، يصبح الترانزستور  $Q_1$  مشبعا والترانزستور  $Q_2$  معطلا . و كنتيجة لهذا يشتغل الترانزستور  $Q_3$  ويتعطل الترانزستور  $Q_4$  . ويصبح مستوى جهد الإخراج مساويا  $V_1$  . ويؤدي انخفاض الجهد عبر  $R_2$  إلى منع  $Q_3$  من الدخول في منطقة التشبع ، وبالتالي يعمل في المنطقة النشطة .

$$V_1 = V_{cc} - 2V_{on} - R_2 \frac{n\beta_R I_1}{\beta_F} = V_{cc} - 2V_{on} \quad (٢ - ١٦)$$

حيث :

$$I_1' = \frac{V_{cc} - 3V_{on}}{R_1 + 3r_\pi} \approx \frac{V_{cc} - 3V_{on}}{R_1}$$

$$I_1 = \frac{V_{cc} - V_{on} - V_0}{R_1 + r_\pi} \approx \frac{V_{cc} - V_{on} - V_0}{R_1} \quad (٢ - ١٧)$$

$$I_2 = \frac{n\beta_R I_1'}{\beta_F} \quad (٢ - ١٨)$$

الحالة الثانية (٢) عندما تكون جميع المداخل عالية الجهد ( أى عند  $V_1$  ) يعمل الترانزستور  $Q_1$  في الصيغة النشطة العكسية (inverse active mode) ، والترانزستور  $Q_2$  في حالة التشبع . ونتيجة لهذا يصبح  $Q_1$  معطلا وذلك لأن جهد الأساس يظل عند القيمة  $V_{on} + V_{sat}$  بينما جهد التشغيل المطلوب له هو  $(2V_{on} + V_{sat})$  والترانزستور  $Q_4$  مشبع

وهذه خاصية هامة جدا وذلك لأن منطقة السيلكون التي تستهلكها بوابة واحدة سوف تزداد قليلا كلما زاد عدد المداخل .

وهذا يوضح مناسبة هذه العائلة للمنطق LSI .

مثال : فيما يلي نحسب بعض القيم العملية لوسطاء ( ت م ) الدائرة بفرض

أن :

$$V_{cc} = 5V, R_1 = 4k\Omega, R_2 = 1k\Omega,$$

$$V_{on} = 700mV, V_{sat} = 50mV,$$

$$r_c = 50\Omega, r_\pi \ll R_2, n = 1, \beta_R = 3$$

بناء على هذه القيم نجد أن :

$$V_1 = 2300mV \quad V_0 = 353mV$$

$$V_t = 1947mV \quad V_t = 650mV$$

$$V_1 - V_t = 1650mV$$

$$V_t - V_0 = 297mV$$

$$I_{on} = 5.55mA$$

$$I_{off} = 3.7mA$$

$$P_{av} = 23.1mW$$

٢ - ٧ تصميم الدوائر باستخدام الدوائر المنطقية  $T^2L$

$T^2L$  in Circuit Design [3 - 10]

٢ - ٧ - ١ المنطق  $T^2L$  مع مخرج القطب المركب Totem - Pole

Output


تعد البوابة  $T^2L$  الأساسية ذا قدرة حث ( أو دفع ) محدودة (limited driving capability) بسبب مقاومة الإخراج العالية نسبيا للبوابة عندما يكون جهد الإخراج عند القيمة  $V_1$  . وإذا لزم استخدام البوابة للحث خارج الشريحة (off-chip driving) فسيكون للبوابة مروحة إخراج محدودة وزمن توصيل بطيء (slow turn-on time) ويمكن علاج ذلك إذا أمكن استخدام الترانزستور  $Q_2$  ليحث دائرة إخراج قطب

٢ - ٧ - ٢ المخرج القطبي المركب المعدل

Modified Totem - Pole Output

يمكن تعديل الدائرة الأساسية المبينة في شكل ١١ - ٢ وذلك لتحقيق متطلبات إنجاز معينة . ويمكن توضيح ذلك بدراسة الدائرة المعدلة في شكل ١٢ - ٢ كمثل . في هذه الدائرة نستبدل بالمقاوم  $R_3$  دائرة خافضة ( أى للجهد أو جاذبة لأسفل ) نشطة ( active pull-down ) مكونة من  $Q_a$  ,  $R_a$  ,  $R_b$  . ونستبدل بترانزستور المخرج  $Q_3$  والصمام الثنائي D دائرة دار لنجتون (Darlington Circuit) مكونة من  $Q_B$  و  $Q_B$  .

ونلاحظ أن وظيفة  $R_3$  في شكل ١١ - ٢ هي جذب أساس  $Q_4$  إلى أسفل ( أى خفضه ) إلى الأرض عندما يتعطل  $Q_2$  . ونفس هذه الوظيفة تؤديها الدائرة الخافضة ( دائرة الجذب لأسفل ) النشطة مع تحقيق بعض المميزات . فهذه الدائرة




شكل ١٢ - ٢

بوابة  $T^2L$  ذات دائرة إخراج قطب مركب معدلة

تمثل مقاومة عالية بين أساس  $Q_4$  والأرض . وعندما يشتغل  $Q_4$  فإن  $Q_2$  أيضا يشتغل . وبالتالي فإن الدائرة الخافضة النشطة تحول تيارا أقل من أساس  $Q_4$  وبالتالي تسمح

دائرة الإخراج الدائرة البينية دائرة الإدخال



شكل ١١ - ٢

بوابة  $T^2L$  ذات دائرة إخراج قطب مركب ( طوتم )

$$V_0 = V_{sat} + (V_{cc} - V_{on}) \frac{n r_c}{R_1} \quad (١٩ - ٢)$$

$$I_1 = \frac{V_{cc} - 3V_{on}}{R_1 + r_\pi} \quad (٢٠ - ٢)$$

$$I_2 = \frac{V_{cc} - V_{on} - V_{sat}}{R_2 + r_c + r_\pi} \quad (٢١ - ٢)$$

وبالرغم من أنه بالنسبة لحالات التيار المباشر يكون في دائرة القطب المركب إما الترانزستور  $Q_3$  أو الترانزستور  $Q_4$  في حالة تشغيل - وذلك يعتمد على الحالات المنطقية - إلا أنه أثناء التحول الانتقالي (transient switching) فإن كلا من  $Q_3$  و  $Q_4$  يكون في حالة تشغيل والتيار  $I_3$  يجب أن يُحد بالمقاومة R . إلا أنه حتى مع وجود هذه المقاومة تحدث بعض الشرارات التيارية (current spikes) بين المصدر والأرض .

في حساب التأخيرات الفردية (individual delays) ويمكن تقدير التأخير الكلي (total delay) بجمع هذه التأخيرات الفردية . ويمكن اتباع منهج شبيه لما سبق لتحليل بوابات  $T^2 L$  ذات المخرج القطبي المركب ، وستترك ذلك كتدريب للقارىء .

## ٢ - ٧ - ٤ طفيليات $T^2 L$

### $T^2 L$ Parasitics

عند مكاملة بوابة  $T^2 L$  الأساسية المبينة في شكل ٢ - ١٠ نلاحظ وجود ترانزستورات طفيلية نشطة كالمبينة في شكل ٢ - ١٣ - أ . فهناك ترانزستور اقتران npn طفيلي (parasitic npn coupling transistor) ( $Q_p$ ) بين الباعثين . ونظرا لصغر المساحات الباعثة العرضية (أو الجانبية) (lateral emitter areas) وبالتالي صغر  $I_s$  ، فيكون من المهم إدخال هذا الترانزستور في الاعتبار وقت الانتقال فقط . وهناك كذلك ترانزستوران npn طفيليان مرتبطان بالترانزستورين  $Q_1$  و  $Q_2$  وهما :

$Q_{p1}$  و  $Q_{p2}$  ( انظر شكل ٢ - ١٣ ب ) . وعندما تكون المداخل عند الجهد  $V_1$  والترانزستور  $Q_1$  في حالة التشبع فإن الترانزستور  $Q_{p1}$  يقلل تيار المصب (sinking current) المطلوب عند بواعث  $Q_1$  ، وذلك لأن باعث  $Q_{p1}$  يحول بعض تيار الأساس في  $Q_1$  إلى القوام ( وهو المادة التي تتركب عليها الدوائر المتكاملة أى طبقة الأساس ) (substrate) S الموصل بالجهد أكثر سالبية (most negative potential) في الدائرة ( وهو الأرض في شكل ٢ - ١٣ ) . ويؤدي تقليل تيار المصب عند بواعث  $Q_1$  إلى زيادة قدرة مروحة الإخراج (fan-out capability) لبوابة الحث . إلا أن الترانزستور  $Q_{p1}$  له تأثير سلبي ( في تدهور أو انخفاض الأداء ) (degrading effect) عندما يكون  $Q_2$  في حالة تشغيل ، وذلك لأنه سيحول جزءا من التيار الذهاب إلى أساس  $Q_2$  ، وبالتالي يعمل على إبطاء زمن تشغيل ( $Q_2$  turn on time) . كذلك فإن  $Q_{p2}$  يحول تيارا من أساس  $Q_2$  إلى القوام وبالتالي يقلل كمية تشبع  $Q_2$  . ويجب إدخال تأثير كل من  $Q_{p1}$  و  $Q_{p2}$  في الاعتبار عند حساب درجة التشبع (degree of saturation) ( $I_B - I_C / \beta_F$ ) للترانزستورين  $Q_1$  و  $Q_2$  .

لترانزستور  $Q_4$  بتشغيل أسرع . وأثناء تعطيل  $Q_4$  فإن الدائرة الخافضة النشطة تعطى تيار تفريغ (discharging current) أكبر مما تعطيه الدائرة الخافضة السلبية (passive pull-down) بسبب تيار المجمع في الترانزستور النشط  $Q_4$  . وبالتالي فإن تعطيل  $Q_4$  يتم بسرعة أكبر وزيادة في ذلك فإن الدائرة الخافضة النشطة تسمح بالتشغيل على مدى أوسع بالنسبة لدرجات الحرارة وحدود أكبر بالنسبة للضوضاء (higher noise margins) .


وتسمح دائرة دارلنجتون بمقاومة إخراج أقل عندما يكون جهد الإخراج عاليا ، وهذا يسمح بدوره بسرعة تشغيل (speed of operation) أعلى وذلك لمروحة إخراج معينة معطاة . ويجب ملاحظة أن  $R_A$  قد أضيفت لكي يفيض تيار الباعث وذلك لأن  $Q_B$  تكون دائما في المنطقة النشطة (وصلة المجمع فيها منحازة عكسيا بالانخفاض في جهد المجمع والباعث في  $Q_A$ ) وتيار الأساس فيها صغير .

## ٢ - ٧ - ٣ تحليل دائرة $T^2 L$


### $T^2 L$ Circuit Analysis

عند تحليل دائرة  $T^2 L$  الأساسية المبينة في شكل ٢ - ١٠ أخذنا في الاعتبار حالتين [ الحالة الأولى (١) والحالة الثانية (٢) ] من الحالات الثابتة (ت م dc steady states) ومستوى جهد ( وهو مستوى الجهد العتبة ) يحدث عنده انتقال من إحدى الحالتين للحالة الأخرى . ولاشك أن القارىء سيدرك بساطة هذا التحليل بدراسة جدول ٢ - ١ حيث يجد تفاصيل هذا الانتقال من حالة لأخرى ، وفي الجدول إشارة إلى هاتين الحالتين (١ ، ٢) .

ونلاحظ أنه عندما يزيد جهد الإدخال من  $V_0$  إلى  $V_1$  فإن البوابة تكون في حالة انتقال ( بين الخطوتين رقمي 2 ، 8 في الجدول ) . وإذا أردنا معرفة تفاصيل خصائص الانتقال (transfer characteristic) [ أى العلاقة بين  $V_{in}$  و  $V_{out}$  ] ، فيمكن أن نضيف نقاط إيقاف ( نقاط قطع ) (break-points) مقابلة للخطوات من الخطوة رقم 3 إلى الخطوة رقم 9 . وبالإضافة إلى هذا فيمكننا عند حساب إنجاز أو أداء الانتقال للبوابة (transient performance of the gate) أن تستعمل نقاط الإيقاف هذه



(أ)  $(AND - OR - (A \cdot O) T)$  المبرمج  $(A \cdot O) T$  المبرمج



(ب)

شكل ٢ - ١٣

(أ) بوابة  $T^2L$  ذات ترانزستورات طفيلية نشطة :  $Q_{p1}$  و  $Q_{p2}$  و  $Q_p$  . من المرغوب  
 (ب) مخطط ومناظر مقطعية للبوابة  $T^2L$  والترانزستورات الطفيلية :  $Q_{p1}$  و  $Q_{p2}$  و  $Q_p$  .

المدخل	البوابة		الرجل	
	$Q_2$	$Q_1$	$Q_2$	$Q_1$
الحالة (١) $V_0$	مشبع	مشبع	معطل	عاكس نشط
عند العتبة $V_{on} - V_{sat}$	مشبع	مشبع	معطل-نشط	عاكس نشط
	مشبع	مشبع	نشط	عاكس نشط
	مشبع	مشبع	نشط	مشبع
	مشبع	مشبع	نشط	مشبع
	مشبع	مشبع	نشط	مشبع
	مشبع	مشبع	نشط-مشبع	مشبع
	مشبع	مشبع	مشبع	مشبع
الحالة (٢) $V_1$	مشبع	مشبع	مشبع	عاكس نشط

جدول ٢ - ١ مناطق تشغيل ونقاط إيقاف (أو تعطيل) بوابة  $T^2L$  المبينة في شكل ٢ - ١٠

مناطق تشغيل ونقاط إيقاف (أو تعطيل) بوابة  $T^2L$  المبينة في شكل ٢ - ١٠. هذا الجدول يوضح الحالات المختلفة للبوابة  $T^2L$  بناءً على مدخلاتها. الحالات ١ إلى ٩ تمثل الحالات المختلفة للبوابة، حيث  $V_0$  هي الحالة الأولى و  $V_1$  هي الحالة الثانية. الجدول يوضح أيضًا ما إذا كانت البوابات  $Q_1$  و  $Q_2$  مشبعة، معطلة، نشطة، أو عاكسة نشطة.

## ٢ - ٧ - ٥ الدوائر المنطقية ذات الأسلاك مع دوائر $T^2L$

Wired Logic with  $T^2L$

تعد بوابة NAND البوابة المنطقية الأساسية التي يمكن تنفيذها في المنطق  $T^2L$  ، ويمكن تنفيذ الدوال المنطقية باستخدام هذه البوابة . إلا أنه يمكن في بعض التطبيقات توفير منطقة السيليكون إذا استخدمنا دائرة منطقية ذات أسلاك عند المخرج . والشكل ٢ - ١٤ يعطي مثالا للدالة :

$$F = \overline{AB + CD}$$



أى أن البوابة تنفذ الدالة : و - أو - العكسية (AND - OR - (A O I)

. Invert)

## ٢ - ٧ - ٥ المجمع المفتوح $T^2L$

Open-collector  $T^2L$

في دوائر MSI يمكننا زيادة مرونة (flexibility) بوابة  $T^2L$  الأساسية وذلك بجعل مجمع ترانزستور الإخراج ( $Q_2$  في شكل ٢ - ١٠ و  $Q_4$  في شكل ٢ - ١١) متوفرًا لدى المستخدم مع عدم توصيله بأى أحمال (في شكل ٢ - ١٠ يُحذف  $R_2$  وفي شكل ٢ - ١١ يُحذف كل من  $Q_3$  و  $D$ ) وهذا يسمح لنا باختيار دائرة AND منطقية ذات أسلاك عند المخرج ، أى يمكن ربط مخارج عدة بوابات ذات مجمعات مفتوحة (open-collector gates) معاً لمقاوم رافع (جاذب لأعلى) وحيد (single pull-up resistor) في حالة بوابة  $T^2L$  الأساسية (شكل ٢ - ١٠) أو رافع نشط وحيد (single active pull-up) في حالة مرحلة إخراج قطب مركب (totem-pole output stage) وبالإضافة إلى هذا يمكننا اختيار قيمة مناسبة للجهد  $V_{cc}$  وقيمة مناسبة للحمل .



شكل ٢ - ١٤

(أ) بوابة  $T^2L$  لتنفيذ الدالة المنطقية : و - أو - العكسية (AND - OR - Invert)

(ب) التخطيط العام المقابل لشكل ٢ - ١٤ - أ .

## ٢ - ٧ - ٧ المخرجات ثلاثية الحالة

Tristate Outputs

عندما يُستخدم القطب المركب  $T^2L$  كأداة حث ، يكون من المرغوب بالنسبة لتطبيقات عديدة أن ينتقل المخرج - تحت تحكم إشارة عدم تمكين (تعطيل) /

٢ - ٧ - ٩ الدوائر المنطقية  $T^2L$  ذات الترانزستور المثبت


Transistor Clamped  $T^2L$

في الدوائر المنطقية  $T^2L$  يتسبب تشبع ترانزستور الإخراج في تعطيل إضافي عندما يتوقف عن العمل (turning off) ويؤدي تقليل كمية التشبع هذه أو منع تواجدها إلى زيادة سرعة التوقف أي تقليل زمن التعطل (turn-off time). وفي البند التالي سندرس بإذن الله طريقة تستخدم على نطاق واسع، وهي استخدام صمامات «شوتكي» الثنائية (Schottky diodes) لتثبيت وصلة المجموع في الترانزستور npn، فنحصل بذلك على العائلة المنطقية: شوتكي  $T^2L$  أو  $ST^2L$ . وفي البند الحالي نناقش طريقة أخرى. ثم في الفصل التالي نناقش طريقة شبيهة تستخدم مع  $I^2L$ : المجموع المطوى (المثنى) ( $I^2L$  folded-collector).

والطريقة التي نود ذكرها في هذا البند والتي يوضحها شكل ٢ - ١٦ تعتمد على استخدام ترانزستور npn إضافي  $Q_3$  ليتحكم في كمية تشبع الترانزستور  $Q_2$  [ انظر المرجعين 11,12 ]. وهذا التحكم يتم عن طريق تحويل بعض تيار الأساس في  $Q_2$  إلى مجمّع  $Q_3$ ، وتثبيت جهد المجمّع والأساس في  $Q_2$ . فإذا اتجه الترانزستور  $Q_1$  نحو التشبع حدث هبوط في الجهد (voltage drop) عبر  $R_4$  ويكون كافياً لتشغيل الترانزستور  $Q_3$ . فإذا سمح لترانزستور التحكم  $Q_3$  بالتشبع، فإن جهد الإخراج المنطقي المنخفض ( $V_0$  low logical output) يعطى بالعلاقة

$$V_0 = V_{on} - V_{sat}$$

حيث  $V_{on}$ : هو الجهد الخاص بوصلة الباعث والأساس في  $Q_2$ .



شكل ٢ - ١٦

ترانزستور  $T^2L$  مثبت


حجب (disable signal) - إلى حالة ثلاثة يُعطل فيها ترانزستورا الإخراج. وهذا الوضع ينشأ مثلاً عندما يُوصَل المخرج بخط إشارة مشترك (common signal line) تشترك فيه مراحل قطب طوطم  $T^2L$  (totem-pole stages) عديدة.

وبين شكل ٢ - ١٥ بوابة  $T^2L$  عادية ذات مخرج ثلاثي الحالة. وتحدث الحالة الثالثة عندما يكون كل من  $Q_5$  و  $Q_6$  في حالة توصيل، كما تحدها إشارة التعطيل (الحجب / عدم التمكين) (disable signal) عندما تكون عالية (high).

٢ - ٧ - ٨ المنطق  $T^2L$  المنخفض القدرة ( $LT^2L$ )

Low - Power  $T^2L$  ( $LT^2L$ )


تحدّد قيم المقاومات المستخدمة في تنفيذ بوابة  $T^2L$  مستوى تبديد القدرة (level of the power dissipation) وبتالي تحدّد سرعتها. وكلما زادت قيم المقاومات قل تبديد القدرة وزاد تأخر البوابة (gate delay). ويظل حاصل ضرب القدرة والتأخير ثابتاً تقريباً. وهذا ينتج عنه عائلة  $T^2L$  منطقية ( $LT^2L$ ) تعمل عند سرعة أقل ويكون تبديد القدرة فيها أيضاً أقل.



شكل ٢ - ١٥

بوابة  $T^2L$  ذات مخرج ثلاثي الحالة

ويبين شكل ٢ - ١٨ البوابات  $ST^2L$  المقابلة لبوابات  $T^2L$  في شكلي ٢ - ١٠ - أ، ٢ - ١٢. ويلاحظ أن الترانزستور  $Q_B$  لم يُستبدل بترانزستور شوتكي وذلك لأنه لا يتشبع، حيث أن مستوى الجهد العالي هو نفسه في حالة  $T^2L$  بينما مستوى الجهد المنخفض  $V_0$  يُعطى بالقيمة  $(V_{on} - V_{SBD})$  والتي هي في حدود ٣٠٠ - ٤٠٠ ميلي فولت. وبذلك فإن تأرجح  $ST^2L$  المنطقي ( $ST^2L$  logic swing):  $V_i$  يكون أقل، مما ينشأ عنه سرعة أكبر (higher speed) (لأن التأخر يتناسب مع  $V_1$ :  $V_1$  : delay  $\alpha$ ) وتبديد قدرة أقل (lower power dissipation) (لأن تبديد القدرة الديناميكية يعطى بالعلاقة dynamic power dissipation =  $CV_1^2 f$ )



شكل ٢ - ١٧

منظر علوي ومقطع مستعرض لترانزستور شوتكي

و  $V_{sat}$ : هو جهد تشبع الترانزستور  $Q_3$ . ونلاحظ في وضع بوابة شكل ٢ - ١٦ أن  $Q_1$  و  $Q_2$  لهما مجمع مشترك. وهذه الطريقة للتحكم في التشبع تتطلب منطقة سيليكون أكبر منها في طريقة التثبيت بصمامات شوتكي إلا أنها لا تتطلب أي خطوات تشغيل (processing steps) إضافية.


## ٢ - ٨ شوتكي $T^2L$

Schottky  $T^2L$  [ 13 - 15 ]

أدى التقدم في تكنولوجيا القطبية الثنائية واستخدام صمامات شوتكي إلى استعمال  $T^2L$  في كل من الدوائر المتكاملة MSI و LSI. وذلك لأن التقدم في هذه التكنولوجيا يسمح بهندسة بسيطة للترانزستورات، ويؤدي استخدام صمامات شوتكي إلى منع تشبع الترانزستورات npn. وبالإضافة إلى هذا فإن صمامات شوتكي تستخدم لتحل محل صمامات وصلة الإدخال (input junction diodes) في بوابات  $T^2L$  المعتادة ( $conventional T^2L$  gates) مما يؤدي بدوره إلى تقليل عدد ترانزستورات الإدخال.

وكما ذكرنا في البند ٢ - ٤ فإن إحدى طرق منع الترانزستور من الوصول إلى التشبع هي تثبيت وصلة المجمع والأساس باستخدام صمام شوتكي، والذي له جهد توصيل (turn-on voltage) أقل من جهد توصيل صمام وصلة سيليكوني (junction silicon diode) (انظر شكل ٢ - ٨).


وهذا يقلل شحنة التخزين (storage charge) في أساس الترانزستور، وبالتالي يقلل زمن تعطيل التخزين (storage turn-off time). وترانزستور شوتكي المثبت (Schottky clamped transistor) - والذي سنشير إليه اختصاراً بترانزستور شوتكي - يصنع كوحدة تركيبية واحدة (single structure) (انظر شكل ٢ - ١٧)، حيث يبنى الصمام في داخل منطق عزل المجمع نفسها (same collector isolation region) التي فيها الترانزستور، ويتكون الصمام بالمعدنة ذات التوصيل البيني (الداخلي) (interconnection metallization). إلا أنه أحياناً نحتاج إلى استخدام إيداعات معدنية (metal deposition) إضافية لتقليل التسرب من الصمام (diode leakage).



شكل ٢ - ١٩  
محرك (driver) ST<sup>2</sup>L ثلاثي الحالة


ويجب ملاحظة أن المنطق ST<sup>2</sup>L له تأرجح منطقي أقل (لأن له  $V_0$  أعلى) من  $T^2L$ ، وكذلك له NM<sub>s</sub> أقل. وبالإضافة إلى هذا فإن جهد الانهيار للمجمع والأساس (base - collector breakdown voltage) أيضا أقل بسبب صمامات شوتكي. إلا أن هذه العيوب لا تؤثر على عمل الدائرة عند مستوى الشريحة (chip level) حيث تكون مستويات الجهد منخفضة، والضوضاء المتولدة (generated noise) ليست زائدة.

وكما ذكرنا سابقا بالنسبة للدوائر المنطقية  $T^2L$ ، يمكننا الحصول على قدرة منخفضة (low power) للدوائر المنطقية ST<sup>2</sup>L باستخدام مقاومات ذات قيم أعلى، مما يؤدي إلى تبديد قدرة أقل عند سرعات تشغيل أقل. وشكل ٢ - ٢٠ يبين بوابة ST<sup>2</sup>L معدلة (modified) ذات قدرة منخفضة. ولزيادة معاوقة المدخل (input impedance) للبوابات لا نستخدم ترانزستور المدخل متعدد البوابات (multiemitter input transistor)، ونستخدم بدلا منه دائرة ادخال تتكون من مقاوم  $R_1$  وصمامي شوتكي  $D_1$  و  $D_2$ .



(أ)

البوابة الأساسية



(ب)


بوابة ذات مخرج قطب مركب

شكل ٢ - ١٨

بوابة ST<sup>2</sup>L

ويمكن للمنطق ST<sup>2</sup>L أن يؤدي نفس وظيفة الدائرة (circuit function) التي يؤديها المنطق  $T^2L$ . وعلى سبيل المثال فإن شكل ١٩ - ٢٠ يبين بوابة حث (تحريك / تشغيل / حفز) ST<sup>2</sup>L ذات ثلاث حالات (tristate ST<sup>2</sup>L driver gate)، ونلاحظ أن الترانزستور  $Q_1$  هو أداة تمكين (enable device).

فإذا كان الترانزستور  $Q_1$  معطلا (off) فإن البوابة تعمل كعاكس حث (driving inverter). بينما إذا كان  $Q_1$  في حالة توصيل (on) (أي مشبعا) فإن  $Q_3 - Q_5$  يكونون معطلين بغض النظر عن إشارة المدخل المنطقية (logic input signal)، وفي هذه الحالة تصبح عقدة المخرج (output node) عائمة (طليقة) (floating)، وتصبح معاوقة المخرج (output impedance) دالة في سعة (capacitance) عقدة المخرج وتيارات التسرب (leakage currents) لهذه العقدة. وهذا يسمح بتوصيل داخلي (بيني) على التوازي (parallel interconnection) لخارج عدة أدوات حث (outputs of several drivers).




شكل ٢ - ٢١

بوابة LS من الجيل الثاني LS<sup>2</sup>

وأما التحسين في الأداء الديناميكي للبوابة فيرجع إلى الانتقال السريع من الجهد العالي إلى الجهد المنخفض (high - to - low transition) عند المخرج وإلى قدرة الحث ذات السعة العالية (high-capacitance - drive capability). ويعتبر الترانزستور Q<sub>6</sub> مفتاح هذا التحسن. وذلك لأنه إذا زاد المدخل واقترب من القيمة V<sub>t</sub> فإن Q<sub>6</sub> يوصل ويغذي تيارا دافقا (surge of current) داخل أساسي Q<sub>1</sub> و Q<sub>5</sub>. وهذا يسمح بالتحول السريع للمخرج من الواحد "1" المنطقي إلى الصفر "0" المنطقي. وهذا التيار الدافق من Q<sub>5</sub> يجب التحكم فيه والا نتجت عنه شرارات (spiking). وهذا التحكم يتم بواسطة: R<sub>8</sub> و D<sub>5</sub> و D<sub>4</sub> و R<sub>7</sub>.

ودائرة دار لنجتون في LS<sup>2</sup> هي نفسها في LS باستثناء إضافة D<sub>7</sub> إلى المقاوم الخافض R<sub>4</sub>، وهذا يُمكن المخرج من أن يُرفع بينما يتم الاحتفاظ بالحالة المنطقية "1" فيسهل بذلك الاتصال البيني (التعشيق / الربط) (interfacing) مع المنطق CMOS.



شكل ٢ - ٢٠

بوابة شوتكي (LS) - قطب مركب معدلة ذات قدرة منخفضة


ودائرة المخرج شبيهة بدائرة شكل ٢ - ١٢ وشكل ٢ - ١٨ وتتكون من ترانزستور Q<sub>5</sub> ودائرة دار لنجتون ومقاوم محدد R<sub>3</sub> (limiting resistor) والدائرة البينية (دائرة الربط) (interface circuit) مطابقا تماما لدائرة شكل ٢ - ١٢ وشكل ٢ - ١٨ وتتكون من ترانزستور Q<sub>1</sub> ومقاوم R<sub>2</sub> ودائرة خافضة نشطة (active pull-down circuit) ويعطى جهد العتبة للبوابة LS بالعلاقة:

$$V_t = V_{on}(Q_5) + V_{on}(Q_1) - V_{on}(D_2) - 1V$$


حيث V<sub>on</sub>(Q<sub>5</sub>) تعني: V<sub>on</sub> للترانزستور Q<sub>5</sub>، وهكذا. ولزيادة جهد العتبة للبوابة - وبالتالي زيادة حدود الضوضاء (noise margins) لها، وفي نفس الوقت لتحسين أدائها الديناميكي (dynamic performance) يُعدّل بالاقتران (coupling) بين دائرة الإدخال والدائرة البينية في بوابة LS من الجيل الثاني (second generation LS gate)، أي LS<sup>2</sup> كما هو مبين في شكل ٢ - ٢١. ويُعطى جهد العتبة للبوابة LS<sup>2</sup> بالعلاقة:

$$V_t = V_{on}(Q_5) + V_{on}(Q_1) + V_{on}(Q) - V_{on}(D_2) = 1.4V$$

وعندما يكون المدخل مفتوح الدائرة (open-circuited) فإن كلا من  $Q_1$  و  $Q_3$  يوصل ، وتصبح قيمة  $Q_{in}$  حوالي ١,٥ فولت ، ويصبح  $Q_2$  معطلا ، وتكون قيمة  $Q_{out}$  حوالي ٠,٤ فولت . وعندما يوصل المدخل بالأرض فإن كلا من  $Q_1$  و  $Q_3$  يعطل بينما  $Q_2$  يوصل عند مستوى تيار منخفض (low-current level) يغذيه تيار الأساس الذي يفيض عبر  $R_2$  و  $R_3$  و  $D_1$  . وثبتت قيمة  $V_{out}$  عند القيمة ١,٤ فولت تقريبا بالتغذية العكسية عبر  $Q_2$  . ونقطة الانتقال (transition point) التي عندها  $V_{in} = V_{out}$  تساوى تقريبا ١ فولت ، وينتج عنها حصانة ضوضاء (noise immunity) تساوى تقريبا ٠,٤ فولت أو أكثر في كل حالة . وهذا مناسب تماما للتوصيلات البينية على شريحة (on-chip interconnections) .



(أ)



شكل ٢٢ - ٢ (ب)

بوابة NAND أساسية مثبتة تثبيتاً مزدوجاً (double-clamped)

(أ) مخطط الدائرة

(ب) المخطط العام للترانزستور  $Q_3$  والصمامات  $D_1 - D_4$

## ٢ - ٨ - ١ دوائر $ST^2L$

### $ST^2L$ Circuits

كما ذكرنا سابقاً فإن عمل دوائر  $ST^2L$  مبني على أساس عمل دوائر  $T^2L$  التي تقابلها . إلا أنه يمكننا الحصول من دوائر  $ST^2L$  على نتائج أفضل بعمل دوائر مستقلة جديدة .

والدوائر الموضحة في أشكال ٢ - ١٨ - ب و ٢ - ٢٠ - ٢ و ٢ - ٢١ تمثل بوابات معتادة من نوع MSI . ومن ناحية أخرى فإن البوابة المبسطة المبينة في شكل ٢ - ١٨ - أ تمثل إنجازاً (realization) ذا تعقيد أقل (reduced complexity) ، وله - رغم عيوبه الظاهره - مميزات من ناحية الكثافة الكبيرة (substantial density) والقدرة البسيطة (reduced power) وذلك بالنسبة للتصميمات على الشرائح (on-chip) . وإحدى الطرق التي يمكن اتباعها للحصول على أفضل ما يمكن من كل من دوائر  $T^2L$  ودوائر  $ST^2L$  هي استعمال مستويات منطقية (داخلية) على شريحة [on-chip logic levels] (internal) وأيضاً حواجز (فواصل)  $T^2L$  معتادة خارج الشريحة (conventional off-chip  $T^2L$  buffers) . وقد اقترح « هودجز » (Hodges) تركيبة البوابة المبينة في شكل ٢ - ٢٢ والتي تحقق كلا من هذين الغرضين . فجميع المكونات في تلك التركيبة توائم تكنولوجيا  $T^2L$  ، وسرعات العمل توائم سرعات  $T^2L$  . وشكل ٢ - ٢٢ - ب يبين جزءاً من التركيبة .

وفي جدول ٢ - ٢ نرى مجموعتين من القيم الوسيطة (parameter values) لدائرة شكل ٢ - ٢٢ وكذلك استهلاك القدرة (power consumption) والتأخير (delay) لكل من هاتين المجموعتين ، حيث جهد التغذية الداخلي  $V_{cc}$  (internal supply voltage) يساوى ٣ فولت عند درجة حرارة الغرفة ، ونحصل على هذا الجهد من جهد يساوى ٥ فولت يعطيه منظم على شريحة (on-chip regulator) والمستويات المنطقية المعتادة عند المخرج تساوى ٠,٤ فولت و ١,٤ فولت .

كبوابات داخلية في مركبات منطقية من النوع MSI أو LSI . ومساحة الشريحة للبوابة الواحدة تساوى تقريبا ٠,٢ مم<sup>2</sup> أى تقريبا ثلث المساحة في حالة TTL شوتكى القياسى (standard Schottky TTL) .

ويبين شكل ٢ - ٢٣ دوائر بينية (interface circuits) من وإلى مستويات إشارة  $T^2 L$  قياسية (standard  $T^2$  signal levels) [ ويلاحظ أن جهد الانتقال transition voltage يساوى تقريبا ١,٥ فولت عند دراجعة حرارة الغرفة ] . وهذه الدوائر تستخدم عند مداخل ومخارج مركبة (component) MSI أو LSI . وتُعدُّ الدوائر البينية البسيطة مطلبا أساسيا إذا أردنا الحصول على أى مميزات كلية في دوائر MSI وذلك لأن هذه الدوائر تشتمل عادة على ثلاث إلى ست بوابات فقط في أى مسار من المدخل إلى المخرج .

#### ٢ - ٨ - ٢ $T^2 L$ و LSI

منذ أن عُرفت العائلة المنطقية  $T^2 L$  عام ١٩٧٠ بدأ استخدامها في عدة تطبيقات في دوائر MSI ثم في دوائر LSI . ويرجع ذلك أساسا إلى صغر مساحة السيليكون التى يستخدمها منطق  $T^2 L$  وإلى ناتج السرعة × القدرة (power - speed product) لهذا المنطق والذي يصل تقريبا إلى نصف نظيره في منطق  $T^2 L$  .

السرعة العالية المنخفضة القدرة  
High Speed Low Power

السرعة العالية المنخفضة القدرة	السرعة المنخفضة القدرة العالية	
High Speed	Low Power	
2.4 K $\Omega$	12 K $\Omega$	R <sub>1</sub>
1 K $\Omega$	5 K $\Omega$	R <sub>2</sub>
1.6 K $\Omega$	8 K $\Omega$	R <sub>3</sub>
0.5 K $\Omega$	2.5 K $\Omega$	R <sub>4</sub>
0.1 K $\Omega$	.5 K $\Omega$	R <sub>5</sub>
7 m W	1.4 m W	القدرة ت . م
3	3	مروحة الإخراج
1 ns	3.5 ns	تأخير الانتشار
7 pJ	5 pJ	القدرة × التأخير

جدول ٢ - ٢

وسطاء البوابات المثبتة تثبيتا مزدوجا

(Parameters for Double-Clamped Gates)

وتركب الصمامات الثنائية  $D_1 - D_4$  على منطقة الجمع المتجانسة (n) (n epitaxial collector region) في الترانزستور  $Q_3$  . وإذا استخدمنا بدلا من ذلك ترتيبات أخرى لبوابات من الترانزستور متعدد البواعث أو الصمامات الثنائية (diode or multiemitter transistor gating) فستنتج لدينا سعة كلية أكبر بكثير . والترانزستوران  $Q_1$  و  $Q_2$  هما ترانزستورا شوتكى مثبتان (Schottky clamped transistors) وجهد التشبع المثبت للترانزستور  $Q_3$  يحدد المستوى المنخفض للمخرج (output low level) . وأما المستوى العالى للمخرج فيُثبَّت بتأثير  $Q_2, R_2, D_1, R_5$  .  $R_4$  والجهد عند العقدة 3 يساوى تقريبا ٠,٥ فولت . ولذلك فإن تأخر توصيل (turn-on delay) الترانزستور  $Q_3$  يقل عن الحالة التى ينزل فيها هذا الجهد إلى الصفر . ويلخص جدول ٢ - ٢ عمل الدائرة ، حيث نفترض وجود مروحة إخراج ذات ثلاث دوائر متطابقة مع وجود حمل loading واحد على الشريحة . وهذه تُستخدم

منها (sharper) في  $T^2L$ . ومن المميزات الأخرى كذلك أن المصمم لديه مرونة في الاختيار بين  $ST^2L$  و  $ST^2L$  ذات القدرة البسيطة (low-power) و  $T^2L$ . ونتيجة لهذا فإن وظائف  $ST^2L$  LSI متوفرة. وعلى سبيل المثال فإن المتحكم الصغير ذا شريحة وحيدة (single chip microcontroller) يستخدم مع شرائح  $ST^2L$  أخرى في الحاسبات الصغيرة، ويمكن للمنظومات ذات المجال القابل للبرمجة (field-programmable arrays) أن تحل محل الوظائف المنطقية العشوائية (random logic functions).


## ٢ - ٩ مصفوفات التحويل والمنظومات المنطقية القابلة للبرمجة (PLAs)

### Switching Matrices and Programmable Logic Arrays (PLAs)

يظهر تأثير  $ST^2L$  على التصميم المنطقي في استخدام المنظومات المنطقية المعتادة (regular logic arrays). ويتعلق البند الحالي بمفاهيم مصفوفات التحويل والمنظومات المنطقية القابلة للبرمجة (PLAs). ورغم أن المناقشة هنا ستكون مركزة على  $ST^2L$  باستخدام صمامات شوتكي إلا أن الدراسة ستأخذ طابع العموم ويمكن تطبيقها على العائلات المنطقية MOS وثنائية القطبية (bipolar and MOS logic families).

ومصفوفة التحويل هي دائرة تعطي دوال إخراج منطقية متعددة (multiple output logic functions) لدخلات متعددة (multiple inputs). والدائرة متعددة المخارج يمكن وصفها بدالة مصفوفية منطقية (Boolean matrix function) مناسبة. ويبين شكل ٢ - ٢٤ مصفوفة تحويل ثنائية المدخل (two-input switching matrix)، حيث تعطي أربعة مخرجات لمتغيري إدخال وهي المصفوفة المبينة بالشكل تستخدم الدالة AND المنطقية لتعطي جميع توافقات حاصل الضرب:  $P_0, P_1, P_2, P_3$ . ودوال الإخراج  $f_0, f_1, f_2, f_3$  يمكن كتابتها بدلالة حواصل الضرب في شكل مصفوفة. وفي مثالنا الحالي تكون مصفوفة التحويل مستطيلة وقطرية، وهي تحوّل حواصل الضرب الصغرى عند المدخل [input minterms (products)] إلى دوال الإخراج (output functions):

$$\begin{bmatrix} f_0 \\ f_1 \\ f_2 \\ f_3 \end{bmatrix} = \begin{bmatrix} 1 & 0 & 0 & 0 \\ 0 & 1 & 0 & 0 \\ 0 & 0 & 1 & 0 \\ 0 & 0 & 0 & 1 \end{bmatrix} \begin{bmatrix} P_0 \\ P_1 \\ P_2 \\ P_3 \end{bmatrix}$$




شكل ٢ - ٢٣

- (أ) دائرة بينية عند المدخل: من  $5-V T^2L$  إلى  $3-V ST^2L$  مثبت تثبيتاً مزدوجاً.  
(ب) دائرة بينية عند المخرج: من  $3-V ST^2L$  مثبت تثبيتاً مزدوجاً إلى  $5-V T^2L$ .

ولقد بدأ تصميم  $ST^2L$  أساساً كامتداد أو تطوير لمنطق  $T^2L$  القياسي (standard). وأصبحت وظائف  $ST^2L$  MSI (functions) متوفرة لتحل محل وظائف  $T^2L$  MSI واحدة مقابل واحدة. ويمكن لمصمم الدوائر أن يستخدم مزيجاً من  $ST^2L$  و  $T^2L$  لأي نظام جزئي (subsystem)، حيث يستخدم  $ST^2L$  عندما تكون السرعة عاملاً مهماً ويستخدم  $T^2L$  عندما تكون NMs مهمة. وعلى سبيل المثال ففي كثير من الحاسبات الصغيرة يُستخدم  $ST^2L$  لمسجلات الحسابات (computation registers) كأجهزة الجمع (adders) والضرب (multipliers) والتجميع (accumulators)، بينما يُستخدم  $T^2L$  في أجهزة الإدخال والإخراج وحث الذاكرة (memory drivers) والدوائر البينية (interface circuits) الأخرى.

ولقد انتشر استخدام  $ST^2L$  في دوائر LSI ليس فقط بسبب مساحة السيليكون الصغيرة وناتج القدرة  $\times$  السرعة الصغير ولكن هناك أيضاً عوامل أخرى، من أهمها أننا لا نحتاج إلى إزاحة مستويات (level shifting) لربط (أي تعشيق أو وصل)  $ST^2L$  مع أي عائلات منطقية معتادة [سواء  $T^2L$  أو DTL أو MOS ذات عتبة صغيرة (low-threshold)] ما عدا ECL. ومن هذه العوامل الأخرى كذلك أن صمامات شوتكي المثبتة عند المدخل (Schottky-clamped input diodes) تكبت (تُخمد) أي تأثيرات لضوضاء الخط (line noise) أو بما يُعرف بالجرس (ringing) وذلك لأن خصائص أو منحنيات الانتقال (transfer characteristics) أخذت

ومن أبسط الطرق لتنفيذ (implementing) الدوال المصفوفية (matrix functions) استخدام الصمامات . وفي منطق  $ST^2L$  تكون هذه الصمامات صمامات شوتكي . وكمثال على هذا نرى في شكل ٢ - ٢٦ مصفوفة فك شفره ثلاثية المدخل (three-input decoding matrix) . ويمكن استخدام دائرة شبيهة بدائرة شكل ٢ - ٢٦ كمصفوفة اختيار (selection matrix) (شكل ٢ - ٢٧) وذلك لثانية مداخل  $I_0 - I_7$  حيث نحصل على المخرج  $f$  :




شكل ٢ - ٢٥

مصفوفة تحويل ثنائية المستوى لثلاثة متغيرات إدخال

وإذا استبدلنا بوابات AND بوابات OR فإن مصفوفة التحويل تبقى كما هي ، ونستبدل بجواصل الضرب جواصل الجمع المنطقية  $S_0, S_1, S_2, S_3$  ، أى الحدود الكبرى (maxterms) .

ويمكن الحصول على دوال تحويل أخرى لمدخلين (أو أكثر) وذلك إما بتغيير عدد المخرجات (وذلك بتغيير عقد التوصيل الداخلي (interconnection nodes) ، أو بأن نستبدل ببوابات AND , OR عناصر منطقية مختلفة .

$$\begin{bmatrix} f_0 \\ f_1 \\ f_2 \\ f_3 \end{bmatrix} = \begin{bmatrix} 1 & 0 & 0 & 0 \\ 0 & 1 & 0 & 0 \\ 0 & 0 & 1 & 0 \\ 0 & 0 & 0 & 1 \end{bmatrix} \begin{bmatrix} P_0 \\ P_1 \\ P_2 \\ P_3 \end{bmatrix}$$



شكل ٢ - ٢٤

مصفوفة تحويل ثنائية المدخل

ويمكننا أن نطبق هذا المفهوم السابق على الدوائر المنطقية متعددة المستويات (multiple-level logic circuits) . ويبين شكل ٢ - ٢٥ مصفوفة تحويل ثنائية المستوى لثلاثة متغيرات إدخال [ انظر المرجع رقم 20 ] . والمستوى الأول هو مصفوفة ذات أربعة مخارج كالمبينة في شكل ٢ - ٢٤ والتي تحت (drives) بدورها مصفوفة تحويل ثنائية . وتستخدم كلا المصفوفتين بوابات AND كعناصر منطقية . ويمر كل مدخل خلال عنصرى AND قبل الظهور عند خطوط الإخراج  $(f_0 - f_7)$  .

$$f = I_0 P_0 + I_1 P_1 + I_2 P_2 + \dots + I_7 P_7$$

أى أن المخرج  $f$  دالة في المدخلات الثمانية ومدخلات التحكم الثلاثة  $A, B, C$  (حيث  $P_0 = ABC, \dots$  إلخ) وعموماً يمكن تركيب دوائر شبيهة لتعطي أجهزة صياغة الشفرة (encoders)، حيث تعطى  $n$  زوجاً (pairs) من المخرجات لعدد  $2^n$  من المدخلات وأجهزة فك شفرة، وكذلك تعطى عدد  $2^n$  من المخرجات موزعة من مدخل واحد تبعاً لحالة  $n$  (state) زوج من المدخلات ( $n$  input pairs).

وكمثال نفرض أننا سنستخدم مصفوفة SD لتنفيذ المجموع  $S$  (sum) والحامل  $C$  (carry) في جهاز جمع كامل (full adder):

$$S = \bar{X}Y\bar{C}_0 + \bar{X}Y C_0 + X\bar{Y}\bar{C}_0 + X\bar{Y} C_0$$


$$S = \bar{X}Y\bar{C}_0 + \bar{X}Y C_0 + X\bar{Y}\bar{C}_0 + X\bar{Y} C_0$$

حيث  $X, Y$  هما المدخلان و  $C_0$  هو الحامل السابق. والتنفيذ يظهر في شكل ٢٨ - ٢ حيث نرى مصفوفة بوابة OR تتبعها مصفوفة بوابة AND:

$$S = S_0 S_3 S_5 S_6$$


$$C = S_0 S_1 S_2 S_4$$

ويمكن لمصفوفة شكل ٢٨ - ٢ أن تكون ذا طابع عام (universal nature) إذا وضعت صمامات على شريحة السيليكون عند تقاطعات خط الإشارة (signal line intersections) وقام المستخدم ببرمجة المصفوفة ليحصل على الدالة المنطقية المطلوبة). ويشار إلى هذا بالمنظومات المنطقية القابلة للبرمجة (Programmable logic arrays) PLAs فالمنظومة المنطقية القابلة للبرمجة PLA لها مصفوفة AND [جهاز توليد ضرب منطقي (logical product generator)] ومصفوفة OR [جهاز توليد جمع منطقي (logical summer generator)]، ويمكن استخدامها لتنفيذ دوال منطقية توافقية. وإذا أردنا تنفيذ دائرة متتابعة باستخدام PLAs فيمكننا تغذية مخرج مصفوفة OR عكسياً



شكل ٢ - ٢٦

مصفوفة تحويل صمام شوتكي (SD) مستطيلة ذات ثلاثة مداخل




شكل ٢ - ٢٧


مصفوفة اختيار SD

ويمكننا كذلك استخدام ذاكرات القراءة فقط (ROMs) (Read-only-memories) لتنفيذ الدوال المنطقية بطريقة شبيهة للمنظومات PLAs. وعموماً الذاكرة ROM يتم الحصول عليها (realized) في صيغة مصفوفة ذات  $n$  صف تمثل عدد الكلمات و  $m$  عمود تمثل عدد الوحدات الثنائية bits في الكلمة. وهكذا يمكن للذاكرة ROM أن تخزن محتويات مصفوفة تحويل، فمثلاً مصفوفة تحويل OR لتغيرين تتطلب ذاكرة ROM ذات كلمتين، ووحدين ثنائيين لكل كلمة (two-word two-bit per word ROM).

ويجب ملاحظة أن المنظومات PLAs قوالب منطقية عامة (universal logic blocks) ويمكن أن تقل الاستفادة منها إذا كانت الدالة المطلوب تنفيذها بسيطة. ويوضح شكل ٢ - ٣٠ هذه النقطة. فمساحة السيليكون والتأخر (delay) لمنظومة PLA معطاه ثابتان بغض النظر عن الدالة المطلوب تنفيذها. وهكذا فهناك قدر أمثل




منحنيات أداء المنظومات المنطقية القابلة للبرمجة PLAs (optimum complexity) لا يُفضّل من الناحية الاقتصادية أن تُستخدم دونه - أي أقل منه - منظومة PLA معينة. وهذا القدر الأمثل دالة في حجم المنظومة PLA وتكنولوجيا LSI المستخدمة للحصول عليها.



شكل ٢ - ٢٨

تنفيذ جهاز جمع كامل باستخدام مصفوفة SD

لمدخل مصفوفة AND عن طريق عناصر تأخير زمني (time delay elements) [ كالدوائر القلابة (flip-flops) مثلاً ] كما يبين ذلك شكل ٢ - ٢٩.



شكل ٢ - ٢٩


تنفيذ المنطق التتابعي باستخدام المنظومات المنطقية القابلة للبرمجة PLAs

المراجع

REFERENCES

1. C.S. Meyer, D. K. Lynn, and D. J. Hamilton, Analysis and Design of Integrated circuits, McGraw-Hill, New York, 1968.
2. T. R. Blakeslee, Digital Design with Standard MSI and LSI, Wiley, New York, 1975.
3. L. S. Garrett, Integrated-Circuit Digital Logic Families: TTL Devices, IEEE Spectrum 7. 63-72 (Nov. 1970).
4. A. B. Glaser and G. E. Shbak-Shorpe, Integrated Circuit Engineering: Design, Fabrication and Applications, Addison-Wesley Reading, MA, 1977.
5. D. J. Hamilton and W. G. Howard, Basic Integrated Circuit Engineering. McGraw-Hill, New York, 1975.
6. C. A. Holt, Electronic Circuits: Digital and Analog, Wiley, New York, 1978.
8. V. H. Grinich and H. G. Jackson, Introduction to Integrated Circuits, McGraw-Hill, New York, 1975.
9. R. L. Morris and J. R. Miller, Designing with T<sup>2</sup> Integrated Circuits, McGraw-Hill, New York, 1971.
- 10 B. T. Murphy and V. J. Glinski, Transistor-Logic with High Packing Density and Optimum Performance at High Inverse Currents, IEEE JSSC Sc-3, 261-267(1968).
- 11 S. K. Wiedmann, A Novel Saturation Control in T<sup>2</sup> Circuits, IEEE JSSC SC-7, 243-250 (1972).
- 12 F. Capocaccia, An Integrated Circuit Technique for Saturation Control of Switching Transistors, IEEE JSSC SC-3, 267-270 (1968).
- 13 Y. Yarui et al., Transistor Schottky-Barrier Diode Integrated Logic Circuit, IEEE JSSC, SC-4 3-12 (1969).
- 14 R. N. Noyce, R. E. Bohn, and H. T. Chua, Schottky Diodes Make IC Science, Electronics 42, 74-80 (july 21,1968).
- 15 L. Altman, Large-Scale-Integration, Electronics Book Series, McGraw-Hill, New York, 1976.
- 16 J. C. Barrett et al., Design Considerations for a High-Speed Bipolar Read-Only Memory, IEEE JSSC SC-5 196-202 (1970).
- 17 D. A. Hodges, Department of Electrical Engineering and Computer Sciences, University of California, Berkeley, CA, personal communication.
- 18 R. J. Clayton et al., Evaluation Breeds a Microcomputer that Can Take On Its Big Brothers, Electronics 44, 62-66 (October 11,1971).
- 19 N. Cavlan and S. J. Durham, Field Programmable Arrays: Powerful Alternatives to Random Logic, Electronics 52, 109-114 (July 5,1979).
- 20 B. Zacharov, Digital Systems Logic and Circuits, American Elsevier, New York, 1968.

(ROMs) (Read-Only Memory) ...  
 (Read-only-memory) ...  
 (ROM) ...  
 (two-word two-bit per word ROM) ...  
 (universal logic) ...  
 (delay) ...  
 (PIA) ...



REFERENCES

1. C.S. Meyer, D.K. Lynn, and D.J. Hamilton, Analysis and Design of Integrated Circuits, McGraw-Hill, New York, 1968.
2. T.R. Blakeslee, Digital Design with Standard MSI and LSI, Wiley, New York, 1973.
3. L.S. Garrett, Integrated-Circuit Digital Logic Families: TTL Devices, IEEE Spectrum 7, 63-72 (Nov. 1970).
4. A.B. Glasser and G.E. Shpak-Shorpe, Integrated Circuit Engineering: Design, Fabrication and Applications, Addison-Wesley Reading, MA, 1977.
5. D.J. Hamilton and W.G. Howard, Basic Integrated Circuit Engineering, McGraw-Hill, New York, 1975.
6. C.A. Holt, Electronic Circuits: Digital and Analog, Wiley, New York, 1978.
8. V.H. Grinich and H.G. Jackson, Introduction to Integrated Circuits, McGraw-Hill, New York, 1975.
9. R.L. Morris and J.R. Miller, Designing with T<sup>2</sup> Integrated Circuits, McGraw-Hill, New York, 1971.
10. B.T. Murphy and V.J. Ginzki, Transistor-Logic with High Packing Density and Optimum Performance at High Inverse Currents, IEEE JSSC 28-3, 261-267 (1983).
11. S.K. Wiedmann, A Novel Saturation Control in T<sup>2</sup> Circuits, IEEE JSSC 28-7, 243-250 (1975).
12. F. Capocaccia, An Integrated Circuit Technique for Saturation Control of Switching Transistor, IEEE JSSC 28-3, 267-270 (1983).
13. Y. Yarni et al., Transistor Schottky-Barrier Diode Integrated Logic Circuits, IEEE JSSC 28-4, 3-12 (1983).
14. R.N. Noyce, R.E. Bohn, and H.T. Chua, Schottky Diodes Make IC Science, Electronics 42, 74-80 (July 21, 1983).
15. L. Altman, Large-Scale-Integration, Electronics Book Series, McGraw-Hill, New York, 1976.
16. J.C. Barrett et al., Design Considerations for a High-Speed Bipolar Read-Only Memory, IEEE JSSC 28-2, 196-202 (1970).
17. D.A. Hodges, Department of Electrical Engineering and Computer Sciences, University of California, Berkeley, CA, personal communication.
18. R.J. Clayton et al., Evaluation Breeds a Microcomputer that Can Take On Its Big Brothers, Electronics 44, 62-66 (October 11, 1971).
19. N. Cavlan and S.J. Durham, Field Programmable Arrays: Powerful Alternatives to Random Logic, Electronics 52, 109-114 (July 2, 1979).
20. B. Zaslavov, Digital Systems Logic and Circuits, American Elsevier, New York, 1968.

الفصل الثالث

عائلات منطقية للدوائر LSI عالية السرعة

عائلات ECL و EFL

Logic Families for High - Speed LSI :

ECL and EFL

٣ - ١ تمهيد

يهدف هذا الفصل إلى دراسة الدوائر المنطقية غير المشبعة والتي يمكن تنفيذها عن طريق الحد من تأرجحات (swings) التيار والجهد لضمان عمل الأجهزة في الصيغة النشطة (active-mode) فقط. وأما المميزات التي نحصل عليها فهي تحسين كبير في السرعة بسبب النقص في الشحنة الثانوية المخزونة (decreased stored minority charge)، وبعض التغيرات في تخطيط الدائرة والاتصالات بين أجزائها (circuit topologies) والتي تؤدي إلى سعة أقل وبالتالي إلى تحويل (switching) أكثر كفاءة.

٣ - ٢ دوائر منطق البواعث المقترنة


Emitter - Coupled Logic (ECL)

كما ذكرنا في الفصل الثاني فلنرى زيادة من تردد عمل (frequency of operation) عائلة منطقية ثنائية القطبية، يجب منع الترانزستور من العمل في منطقة التشبع. وإحدى الطرق لتحقيق ذلك أن نتأكد من أن جهد التشغيل  $V_{CE}$  أكبر من جهد التشبع الهين (الأملس / اللين) (soft saturation voltage)، وأن تيار الأساس يكاد يكفي للحفاظ على الترانزستور عاملاً في المنطقة النشطة. ونظراً لأنه من الصعب التحكم في تيار الأساس عند مستوى يقابل منطقة التشغيل النشطة ( $I_B = I_C / \beta$ ) بسبب التسامح الكبير (wide tolerance) في قيمة  $\beta$ ، فمن الأنسب

عملية التحكم في تيار الباعث (أو تيار المجموع) عند قيمة ثابتة يحددها تيار الانحياز (bias current).

وهذا يؤدي بنا إلى البوابة المنطقية الأساسية للباعث المقترن المبينة في شكل ١ - ٣ ، وهي تتكون من ترانزستور انحياز ثابت  $Q_0$  (fixed bias transistor) ، أساسه متصل بجهد مرجع  $V_r$  (reference voltage) ، وعدد من ترانزستورات إدخال متصلة على التوازي ( $Q_1$  إلى  $Q_m$ ) .

وترانزستورات الإدخال تستطيع توجيه (steering) التيار  $I_0$  بين  $Q_0$  و ( $Q_1$  إلى  $Q_m$ ) . وعندما يتغير أو يُوجَّه التيار فإن جهد الإخراج المنطقي عند كل من  $V_{01}$  و  $V_{02}$  سوف يتغير أيضا فيعطى إخراج منطقي NOR و OR على الترتيب . ونظرا لأن توجيه التيار (شكل ٢ - ٣) يغير جهد الإخراج فأحيانا نستخدم الاسم : المنطق ذو الصيغة التيارية أو الدوائر المنطقية التي تعمل بنمط التيار (CML) (current-mode logic) ويُعَيَّر (normalized) التيار في شكل ٢ - ٣ بالنسبة للقيمة  $\alpha_0 I_0$  وهي القيمة العظمى لتيار المجموع لأن  $I_0$  هو تيار الباعث و  $\alpha = \frac{I_c}{I_E}$  هي كفاءة الباعث . والمحور الأفقي في شكل ٢ - ٣ يمثل انحراف الجهد (voltage excursion) المطلوب لتوجيه التيار بين  $Q_0$  وترانزستورات الإدخال . وحيث أن تيارات المجموع تعتمد على فروق الجهد بين الأساس والباعث اعتمادا أسيا (exponential dependence) ، فيلزم لتحويل (switching) التيارات تغيير مقدار  $mkt/q$  فقط



شكل ١ - ٣


- (أ) بوابة ECL أساسية .
- (ب) مرحلة متتبع الباعث .
- (ج) الرمز المنطقي .

(m تساوى تقريبا ٢ - ٣) في جهد الإدخال (input voltage) بالنسبة للجهد  $V_r$  . وهذه المنطقة الانتقالية (transition region) بينها شكل ٢ - ٣ . ويلاحظ أن الجهد  $V_r$  الوارد في أمثلة هذا الفصل تضبط قيمته عند أحد المضاعفات الفردية (odd multiples) للقيمة  $\frac{1}{2} V_{on}$  (افرض أن  $V_{on} = 0.7V$ ) . ونظرا لأنه من المرغوب فيه أن يكون هناك تماثل في حدود الضوضاء (noise margins) عند كل من المستويين المنطقيين العالى والمنخفض فلذلك تكون القيمة المعتادة للتأرجح المنطقي الكلى في حدود  $V_{on}$  وهي أعلى من  $mkt/q$  . وبالرجوع إلى شكل ١ - ٣ نجد أن أعلى قيمة للجهد  $V_{01}$  ستكون  $V_{cc}$  (عادة جهد الأرض) وأقل قيمة ستكون  $V_{cc} - V_{on}$  وهي أقل من  $V_r$  بقدر  $\frac{1}{2} V_{on}$  .

وأما جهد العتبة للبوابة ECL فهو  $V_r$  . فإذا كانت قيمة أى إشارة منطقية عند المدخل (input logic signal) ( $A_i$ ) أكبر من  $V_r$  بقدر كاف فإن الترانزستور  $Q_i$  يصبح موصلا ON والترانزستور  $Q_0$  عاطلا OFF . بينما إذا كانت جميع الإشارات المنطقية عند المدخل أقل من  $V_r$  بقدر كاف فإن  $Q_0$  يصبح موصلا ON بينما جميع الترانزستورات ( $Q_i$  ( $i = 1, 2, \dots, m$ )) تصبح عاطلة OFF . فإذا سمحنا بانخفاض (drop) في الجهد قدره  $0.7V$  عبر المصدر التيارى (current source) لتجنب التشبع ، فنجد أن قيمة  $V_r$  يجب أن تكون  $1.4V$  أى انخفاضين صماميين (two diode drops) فوق ( $-V_{EE}$ ) . وإذا سُمح للترانزستور  $Q_0$  أن يشتغل عند القيمة  $350mV$  للجهد  $V_{CE}$  فإن مجموعهم سيكون عند الجهد  $1.5V$  فوق ( $-V_{EE}$ ) . وإذا كان التأرجح المنطقي عبر  $R_2$  مساويا لانخفاض صمامى قدره  $0.7V$  فإن أدنى قيمة مطلوبة للجهد (minimum)  $V_{CC}$  ستكون  $1.75V$  فوق ( $-V_{EE}$ ) . . إلا أن قيمة  $V_{CC}$  تؤخذ عادة مساوية للقيمة ( $-V_{EE}$ ) فوق  $5.2V$  . وذلك للسماح بتسلسل (تتابع) (cascading) بنيات ECL (structures) أى تكويم (تكديس) (stacking) البنيات التى تشترك في مصدر تيار واحد . وهذا يسمح بتتابع ثلاث بنيات ECL . فإذا لم نرغب في عملية التتابع هذه فإن قيمة  $V_{CC}$  يمكن أن تكون  $1.75V$  فوق ( $-V_{EE}$ ) ، بفرض أن كلا من جهد تشغيل المصدر التيارى (current-source operating voltage) والتأرجح المنطقي يساوى  $700mV$  وأن زوج الباعث المقترن (emitter-coupled pair) يعمل بجهد أدنى (minimum) يساوى  $350mV$  للجهد  $V_{CE}$  عندما يكونا عاملين .

وبالتالي فإن المرجع (reference)  $V_r$  يجب أيضا أن يقلل إلى قيمة تساوي  $1/2 V_{on}$ .  
 وشكل ٣ - ٣ يبين أن تيار المدخل (input current) يزيد عن التآرجح المنطقي عند  
 المدخل بمقدار  $V_r$  تقريبا. وتستخدم وحدات  $kt/q$  المعيرة (normalized)  
 $(V_T = kT/q)$ ، ويلاحظ أنه يُطلب تحوّل قليل من  $V_T$  من حالات التعطل off  
 إلى حالات التوصيل (on states).

ويتضح لنا من شكل ٣ - ١ - أ و ٣ - ٢ أنه إذا تغير جهد الإدخال بقدر  
 انخفاض صمامي (diode drop)  $V_{on}$  فإن تيار المجمع يتغير بقدر  $I_0$  تقريبا. والتآرجح  
 المنطقي للدائرة يساوي  $I_0 R$  (حيث  $R$  تساوي  $R_1$  أو  $R_2$  بناءً على عقدة المخرج  
 (output node) وعادة يكون التآرجح المنطقي عند المخرج محدودا (limited) بقدر  
 انخفاض صمامي، وفي كثير من دوائر ECL يمكن الحصول على ذلك بتوصيل مقاومة  
 الحمل (load resistance) على التوازي (shunting) بصمام ثنائي.




شكل ٣ - ٣

منحنى تيار المدخل  $I_{in}$  مقابل فرق الجهد  $(V_{in} - V_r)$ .  
 التيار  $I_{in}$  معاير بالنسبة لأقصى تيار عند المدخل  $I_0 - \alpha I_0$ .  
 وفرق الجهد  $(V_{in} - V_r)$  معاير بالنسبة للجهد الحراري  $V_T$ .

ويمكن الحصول عادة على المصدر التيارى باستعمال ترانزستور يعمل  
 في المنطقة النشطة، كما سنبين ذلك فيما بعد.

وإذا اعتبرنا في شكل ٣ - ١ - أ أن  $-V_{EE}$  هو الجهد المرجع (reference  
 voltage) فإن المصدر التيارى النشط يحتاج جهدا قدره  $V_{CE}$  أعلى من جهد التشبع  
 الهين ( $\approx 300$  ميلي فولت). افرض أن هذا الجهد يساوي انخفاضا صماميا قدره  
 $700$  ميلي فولت. وكنيتجة لهذا فإذا أصبح أى من الترانزستورات ( $Q_0 - Q_m$ )



شكل ٣ - ٢

منحنى تيارى المجمع  $I_{c1}$ ,  $I_{c2}$  مقابل الجهد  $V_{in}$ .

ملاحظة: التياران  $I_{c1}$ ,  $I_{c2}$  معايران بالنسبة لأقصى تيار للمجمع  $\alpha I_0$ .



وفي دوائر ECL تُعطى عادة قيمة المخرج المنطقي بالنسبة لجهد أرضى حقيقى،  
 أى أن  $V_{CC}$  يؤخذ على أنه الأرض وتعمل الدائرة من جهد مصدرى سالب (negative  
 supply voltage) وهذا يؤدي إلى إشارة ضوئية أقل عند المخرج. ويمكن شرح هذا  
 كما يلي:

١ - إذا كان «المصدر التيارى» (current source) مقاوماً  $R_E$  (resistor) بحيث  
 أن  $R_E \gg R_L$  فإن الضوضاء عند عقدة  $V_{CC}$  تتسبب في إشارة قيمتها  
 $\Delta V_n R_E / (R_E + R_L)$  بينما الضوضاء عند عقدة  $V_{EE}$  تتسبب في إشارة  
 قدرها  $\Delta V_n R_L / (R_E + R)$  ونسبة تقسيم الجهد (voltage divider ratio)  
 تشير إلى أن الضوضاء عند عقدة  $V_{CC}$  أكبر.

٢ - إذا استخدمنا «مرايا تيارية» (current mirrors) - كما هو مبيّن فيما يلي -  
 فإن التغيرات عند الطرف  $V_{EE}$  (terminal) تؤثر على مستوى الانحياز  
 وبالتالي على تيار المرآة (mirror current) بقدر  $\Delta V_n / R_{bias}$  بينما الضوضاء عند  
 الطرف  $V_{CC}$  تظهر مباشرة عند المخرج بفرض أن المصادر التيارية لها معاوقة  
 لا نهائية عند المخرج (infinite output impedance).

ولزيادة قدرة بوابة ECL الأساسية على الحث (driving capability) نضيف  
 مرحلة متابعة الباعث (emitter-follower stage) كما هو مبين في شكل ٣ - ١ - ب،  
 وذلك لأن إضافة توابع القاذف تقلل المستويات المنطقية عند المخرج بقدر  $V_{on}$ ،

ويبين شكل ٣ - ٤ - أ كيفية الحصول تماما على بوابة ECL OR/NOR تقليدية (classical) ذات مدخلين مع إعطاء قيم عملية للعناصر المختلفة. ويلاحظ أن الترانزستورين  $Q_{1A}$  و  $Q_{1B}$  يعطيان بوابة NOR القياسية بينما يعطى الترانزستوران  $Q_3$  و  $Q_4$  مخرجات متتبع الباعث (emitter-follower outputs) عبر العقدتين 2,5.



شكل ٣ - ٤

(أ) بوابة ECL NOR/OR تقليدية ذات سلسلة انحياز للجهد  $V_r$  ومتتبعي المصدر. (ب) منحنى  $V_{out}$  مقابل  $V_{in}$  لشكل ٣ - ٤ - أ

وأما المقاومة  $1.18 \text{ k}\Omega$  الموصلة بين العقدة 3 والجهد  $V_{EE}$  فتعمل على تحديد تيار تشغيل الدائرة [ لهذه الدائرة :

$$I_0 = (5.2 \text{ V} - 2.5 \text{ V}_{on}) / 1.18 \text{ k}\Omega = 2.85 \text{ mA}$$

موصلا ON فإنه سيكون عاملا في المنطقة النشطة ( لأن  $V_{CE} \leq V_{CE}$  جهد التشبع الهين للترانزستور ) ويبين شكل ٣ - ٢ العلاقة بين تيارى المخرج  $I_{c1}, I_{c2}$  وجهد المدخل  $V_{in}$  بفرض أن خواص الترانزستورات متطابقة (identical transistor characteristics) وأن المصدر التيارى  $I_0$  ثابت ومثالى . والعلاقة بين  $I_{c1}, I_{c2}$  وجهد المدخل علاقة أسية (exponential characteristic) :

$$I_{c1} = I_s e^{(V_{in} - V_x) / V_T}$$

$$I_{c2} = I_s e^{(V_r - V_x) / V_T}$$

حيث  $V_x$  هو جهد عقدة الباعث المشترك (common emitter node voltage) المبين في شكل ٣ - ١ و  $I_s$  هو التيار المرجع الانتقالى للترانزستور ثنائى القطبية (bipolar transistor transport reference current) . وبالتالي فإن النسبة بين تيارى

$$\frac{I_{c1}}{I_{c2}} = e^{(V_{in} - V_r) / V_T}$$

المجمع تعطى بالعلاقة :

$$I_{c1} + I_{c2} = \alpha_0 I_0$$

وباستعمال المعادلة



نستنتج أن

$$(1 - 3)$$

$$\frac{I_{c2}}{\alpha_0 I_0} = \frac{1}{1 + e^{(V_{in} - V_r) / V_T}}$$

حيث  $\alpha_0$  هو المكسب التيارى (current gain) فى الدائرة القصيرة (short-circuit) للأساس المشترك (common-base) و  $V_T = kT/q$  هو الجهد الحرارى (thermal voltage) . وينتج من هذا أن العلاقة بين تيار المدخل وجهد المدخل تعطى بالمعادلة :

$$\frac{I_{in}}{(1 - \alpha_0) I_0} = \frac{1}{1 + e^{(V_r - V_{in}) / V_T}} \quad (2 - 3)$$



### شكل ٣ - ٥

#### بوابات ECL معدلة

- (أ) بوابات مكثفة ذات مستويين .
- (ب) تنفيذ عالي السرعة بصمامات مثبتة ومدخل متتبع الباعث

### ٣ - ٢ - ١ المصادر التيارية ECL

#### (ECL Current Sources)

يبين شكل ٣ - ٦ دائرة انحياز بسيطة للحصول على  $n$  مصدر تيارى نشط لبوابات ECL . وتتكون الدائرة من سلسلة انحياز (biasing chain) ومقاوم  $R$  وترانزستور متصل بصمام ثنائي (diode connected transistor)، وبالنسبة لخصائص الترانزستور المتطابقة نحصل على العلاقة :

والجهد عند العقدة 3 وعند العقدة 4 يتحددان بقدر انخفاض  $2V_{on}$  وانخفاض  $V_{on}$  - على الترتيب - عن الانحياز (bias) عند العقدة 8 والذي يساوي  $-0.44V$  وهي قيمة تساوي تقريبا  $\frac{1}{2}V_{on}$  تحت الجهد الأرضي . ونظرا لأن تشغيل البوابة ECL الرئيسية يفرض أن التيار  $I_0$  يتحكم في أقصى تأرجح (maximum swing) عند العقدين 2,5 فلذلك  $V_{12} = 290\Omega$  ،  $I_0 = 0.825V$  . وتترشح قيمة جهد المخرج عند كل من العقدين 6,7 لأسفل بقدر  $V_{on}$  الخاصة بالترانزستور  $Q_3$  والترانزستور  $Q_4$  . وبالتالي نلاحظ مستويي المخرج  $-0.7V$  و  $1.525V$  المبيين في شكل ٣ - ٤ ب . كما نلاحظ أن اختيار جهد الانحياز  $V_r = -1.14V$  عند العقدة 4 يتفق تماما مع تأرجح جهد المخرج عند نقطة المنتصف (midpoint output voltage swing) .

ومن المفيد تحديد قدرات دوائر ECL للبنيات المنطقية الأكثر تعقيدا وللقيود الزمنية الحرجة (critical timing constraints) للمنطق الأساسي ، ويبين شكل ٣ - ٥ بوابات منطقية ECL أكثر تعقيدا . وتتضح المميزات الجديدة عند المقارنة بشكل ٣ - ٤ ، فقد استخدمت صمامات ثنائية مثبتة (diode clamps) كوسائل أحمال (load devices) (انظر شكل ٣ - ٥ ب) ، كما استخدمت وسيلة تكديس منطقية (stack logic realization) وذلك لتوليد مستويين من التعقيد الدالي (functional complexity) لكل تيار انحياز (per bias current) (انظر شكل ٣ - ٥ أ) . ويفيد التثبيت الصمامي في الحد من (limiting) التأرجح المنطقي ، كما تفيد الدائرة المكثفة في استخدام كل من القدرة (power) ومساحة الأداة (device area) بكفاءة . والعيب الوحيد هو تطلب وجود مستويي جهد انحياز (two bias voltage levels) ، إلا أن هذه مشكلة داخلية بسيطة . وسوف نتناول مسألة التكديس هذه بالتفصيل في بند

٣ - ٤ عند الحديث عن EFL .

$$I_1 = I_{ref} \frac{R_0}{R_1}, \quad I_2 = I_{ref} \frac{R_0}{R_2}$$

$$I_{ref} = \frac{V_{cc} - V_{on}}{R + R_0} \quad (3-4)$$

ومن الجديد بالذكر هنا أنه قد بُدلت جهود كبيرة في مجال المصادر التيارية لمكبرات التشغيل (مكبرات العمليات / المكبرات الوظيفية) (operational amplifiers) ويمكن تطبيق نتائج ذلك في تصميم المصادر التيارية لدوائر ECL.

### ٣ - ٢ - ٢ الجهود المراجع للمنطق ECL

(ECL Reference Voltages)

يبين شكل ٣ - ٨ - أ دائرة انحياز بسيطة لتعطي جهدا مرجعا  $V_r$  لبوابات ECL وتتكون الدائرة من سلسلة مقاوم - صمام (diode-resistor chain) تتبعها مرحلة متتبع الباعث (emitter-follower stage) وتفيد تلك المرحلة في إعطاء مقاومة مخرج بسيطة، وبالتالي يمكن للجهد  $V_r$  أن يغذى أكثر من بوابة ECL واحدة، ويإهمال تيار الأساس في الترانزستور متتبع الباعث، نحصل على العلاقة (٣ - ٥)

$$V_r = V_{cc} \frac{R_2}{R_1 + R_2} - V_{on} \frac{R_2 - R_1}{R_1 + R_2}$$

وفائدة المقاوم R هي العمل على انحياز (bias) مرحلة متتبع الباعث في المنطقة النشطة. ويمكن تعديل الدائرة لمقابلة احتياجات مختلفة.



شكل ٣ - ٨

(أ) و (ب) دائرتا انحياز للحصول على الجهد المرجع  $V_r$


$$I_0 = \frac{I_{ref}}{1 + (n+1)/\beta}$$

وإذا كان  $(n+1)/\beta \ll 1$  فإن

$$I_0 \approx I_{ref} = (V_{cc} - V_{on}) / R$$


ويمكن تعديل الدائرة البسيطة المبينة في شكل ٣ - ٦ لتقابل احتياجات مختلفة. فمثلا يبين شكل ٣ - ٧ دائرة انحياز (biasing circuit) تعطي قيما مختلفة لمصادر تيارية. وهذا قد يكون مطلوبا عندما تعمل بوابات ECL مختلفة عند سرعات مختلفة. وفي شكل ٣ - ٧ نلاحظ أن:

مصادر تيارية (عددها n)



شكل ٣ - ٦

دائرة انحياز للحصول على  $I_0$



شكل ٣ - ٧

دائرة انحياز للحصول على قيم مختلفة للتيار  $I_0$


وكما سنرى بإذن الله في البند ٣ - ٦ فمن المرغوب فيه غالباً أن نجعل  $V_r$  مساوياً  $1.5 V_{on}$ . ويمكن تصميم الدائرة المبينة في شكل ٣ - ٨ - أ للحصول على مستوى الانحياز (bias level) المطلوب باختيار  $R_1$  وتيار الانحياز لضبط قيمة الجهد المرجع. وهناك طريقة أدق لضبط قيمة  $V_r$  وهي أن نستبدل بالمقاوم  $R_1$  الدائرة المبينة في شكل ٣ - ٨ - ب. وفي هذه الحالة يعطى مقسّم المقاومة (resistive divider) للمقاومين  $R_1, 2R_2$  جهداً يساوي  $0.5 V_{on}$  عبر المقاوم  $R_1$ ، وهذا بدوره يُطبّق (applied) (يؤثر به) على أساس متتبع الباعث (base of the emitter follower)، وبالتالي يكون  $V_r$  عند المخرج مساوياً  $1.5 V_{on}$ .

### ٣ - ٣ منظومة بوابة الشريحة الرئيسية ECL

#### ECL Master-Slice Gate Array


يستطيع تصميم النظم باستعمال LSI أن يستخدم عادة شريحة منظومة بوابة عامة مصممة سابقاً (predesigned universal gate array chip)، حيث تخصص هذه الشريحة لوظيفة خاصة عن طريق تكييف (customizing) أقنعة ذات مستوى أعلى (higher-level masks) مثل القناع المعدني النهائي (final metal mask). وميزة هذه الطريقة سرعة وقت الاستدارة (quick turnaround time) وهو الوقت المستغرق من المرحلة النهائية للتصميم المنطقي إلى الشريحة المُصنّعة. وأما عيب الطريقة فهو أن مساحة الشريحة يمكن أن تستخدم بدرجة أقل مما ينبغي (underutilized). إلا أن الطريقة واسعة الانتشار، وفي هذا البند ناقش مثلاً يستخدم المنطق ECL.

البوابة المنطقية الأساسية في المنظومة هي بوابة ECL ذات حمل صمام شوتكي الثنائي المثبت (Schottky-diode-clamped load) كما هو مبين في شكل ٣ - ٩. وكل من مخرجي الدالتين (function outputs) OR & NOR متوفر. وتعمل البوابة من جهد  $V_c = 1.7V$  يمدّه مصدر قدرة خارج الشريحة (off-the-chip power supply). ويمكن للبوابة أن تعمل على مستويين من تبديد القدرة (power dissipation). ويتم ذلك عن طريق مد مقاومات البوابة (gate resistors) بصنابير (أو نقاط تفرع) مركزية (central taps) كما هو مبين في التصميم في شكل ٣ - ١٠. وهذا التصميم يسمح بتشغيل (operation) قدره  $0.85mw$  عند  $1.5 ns$  للبوابة الواحدة أو قدره  $1.7 mw$  عند  $0.8 ns$  للبوابة.



شكل ٣ - ٩

بوابة ECL ذات صمام شوتكي الثنائي المثبت




شكل ٣ - ١٠

مخطط عام لخلية ECL تقليدية لمنظومة بوابة رئيسية (master gate array)


ومستوى الواحد "1" المنطقي للبوابة هو  $V_c (=1.7V)$  بينما مستوى الصفر المنطقي هو  $(V_c - V_{SD} = 1.7 - 0.4 = 1.3 V)$  حيث  $V_{SD}$  هو جهد التشغيل (turn-on voltage) لصمامات شوتكي. وهكذا فإن الجهد المرجع  $V_r$  يجب أن يكون في المنتصف بين قيمة  $V_1$  وقيمة  $V_0$  أي أن يكون  $1.5 V$ .

ويبين شكل ٣ - ١١ دائرة توليد الجهد المرجع  $V_r$  على الشريحة (on-chip reference voltage generator circuit) والدائرة تعمل من منبع عالي القدرة



شكل ١٢ - ٣

دائرة إزاحة مستوى الاستقبال على الشريحة



شكل ١٣ - ٣


دائرة إزاحة مستوى الحث خارج الشريحة

16 DRIVERS	44 RECEIVERS	16 DRIVERS
	44 مستقبلات	
16 DRIVERS	INTERNAL CELLS	16 DRIVERS
	34 ROWS 34 صفا	
16 DRIVERS	22 COLUMNS	16 DRIVERS
	22 عمودا	
16 DRIVERS	44 RECEIVERS	16 DRIVERS
	44 مستقبلات	

شكل ١٤ - ٣

التخطيط العام للشريحة الرئيسية (masterslice) وترتيب مكوناتها

. والجهد المرجع  $V_r$  يؤسس (established) بواسطة سلسلة الانحياز (biasing chain) والتي تتكون من المقاوم  $R_1$  والمقاوم  $R_2$  وصمام شوتكي  $D_1$  والترانزستور  $Q_1$  الموصل بالصمام (diode-connected transistor). ويُغذى الجهد المؤسس  $V_r$  داخل أحد نهايتي زوج تفاضلي (differential pair). وأما المدخل الآخر للزوج فيأخذ عينات من مخرج الدائرة، وتستخدم التغذية العكسية لتقليل تأثير تغيرات  $V_{cc}$  على قيمة  $V_r$  إلى أقل حد ممكن. كما تُستخدم مرحلة دارلنجتون التكوينية للإخراج (Darlington configuration output stage) وذلك لتقليل معاوقة المخرج (output impedance) إلى أقل قيمة ممكنة وزيادة قدرة الحث إلى أكبر قيمة ممكنة. وتضاف المكثفات (capacitors) لاستقرار العرئ المغلقة (closed-loop stability).



شكل ١١ - ٣

دائرة توليد الجهد المرجع  $V_r$  على الشريحة




ولتحقيق موافقة  $T^2 L$  (compatibility) عند المداخل والمخارج تُستخدم الدائرتان الميبنتان في شكلي ١٢ - ٣ و ١٣ - ٣، حيث يعرض شكل ١٢ - ٣ دائرة إزاحة مستوى الاستقبال على الشريحة (on-chip receiver level-shifting circuit)، والدائرة تُحوّل مستويات المنطق  $T^2 L$  إلى المستويات المنطقية الداخلية.

وتعمل الدائرة بجهد  $V_c$  وتستخدم ترانزستور شوتكي المثبت وصمام شوتكي الثنائي عند المدخل ومقاومين . وأما شكل ٣ - ١٣ فيعرض دائرة إزاحة مستوى الحث خارج الشريحة (off-chip driver level-shifting circuit) . وتعمل الدائرة بجهد  $V_{cc}$  وتستخدم الدائرة القطبية المركبة (totem-pole) للإخراج . وأما التخطيط العام (layout) للشريحة والترتيب الفيزيائي لمكوناتها ونسقتها فيبينه شكل ٣ - ١٤ ، حيث نجد على طول محيط الشريحة محركات إزاحة المستوى (level-shifting drivers) [ ٦٤ محركا ] ودوائر توليد المرجع (reference generating circuits) [ دائرتين ] ودوائر الاستقبال (receiver circuits) [ ٨٨ دائرة ] . ومنظومة البوابة (gate array) مرتبة في شكل ٣٤ صفا و ٢٢ عمودا .

### ٣ - ٤ منطق دالة الباعث (EFL)

#### Emitter Function Logic (EFL)

يمكن النظر إلى خلايا منطق دالة الباعث (EFL) على أنها صيغة مكررة من ECL والميزة الرئيسية للمنطق EFL هي الزيادة في تعقيد (complexity) الدالة المنطقية مقابل أقل زيادة ممكنة في تعقيد الدائرة والأدوات المستخدمة (device and circuit complexity) ويتم الوصول إلى ذلك بدون أي تبديد إضافي في القدرة ، وذلك مقارنة مع بوابة تحويل التيار ذات الدالة الوحيدة (single-function current switch gate) . وهذه الزيادة في التعقيد الدالي ينتج عنها تحسينات كبيرة في الكثافة النسبية (relative density) ، والقدرة للبوابة الواحدة (power per gate) وحاصل ضرب السرعة في القدرة (speed-power product) ومن الجدير بالملاحظة أن هذه المكاسب كلها يمكن الحصول عليها فقط في حالة الوصول تماما إلى هذا التعقيد الدالي العالي (high functional complexity) . ويبين شكل ٣ - ١٥ أوجه التشابه مع منطق ECL ، حيث يعرض شكل ٣ - ١٥ - أ بوابة ECL المعتادة مع حمل مجمع (two collector loads) والمشار إليهما بمستطيلين للتعميم . والتأخر الزمني (time delay) بين المدخل ومخرج OR أقل منه بين المدخل ومخرج NOR ، وذلك بسبب تأثير « ميلر » (Miller Effect) عند مخرج NOR . وعند جانب NOR يتأرجح جهدا المدخل والمخرج في نفس الوقت وفي اتجاهين متعاكسين . ومن ناحية أخرى ففي جانب OR الأساس ثابت وبالتالي فإن تأرجح جهد المجمع هو فقط الذي يؤثر على السرعة . والتأخر



شكل ٣ - ١٥

تنفيذ بنية دائرة EFL باستخدام ECL .

- (أ) بوابة ECL أساسية ذات مخرج NOR/OR .
- (ب) بوابة ECL أساسية ذات مخرج OR فقط .
- (ج) إعادة تجزئة البوابة (ب) : بوابة (EFL) منطقية لدالة الباعث .
- (د) بوابة EFL متعددة البواعث لها : (١) مقاومة (٢) مصدر تيارى مثال (٣) مصدر تيارى قابل للتحويل ويمكن التحكم فيه منطقيا .
- (هـ) خلية EFL ذات مستويين .

الزمنى للدائرة سيكون هو نفسه التأخر الزمنى لمخرج OR إذا لم نستخدم مخرج NOR . وبالتالي فإذا لم يبق في الدائرة إلا حمل واحد فقط وهو الموصّل بالترانزستور ثابت الانحياز (fixed-biased transistor) فإن بوابتي ECL المتصلتين على التعاقب (in cascade) ستظهرا كما هو مبين في شكل ١٥٥ - ب . وبالإضافة إلى هذا فإذا عملنا إعادة تجزئة بسيطة (simple repartition) للدائرة فإن المدخل الآن يكون عند باعثة الترانزستور ثابت الانحياز  $Q_{IN}$  والمخرج (أو المخرج) عند ترانزستور الإخراج  $Q_{OUT}$  . وهذا موضح في شكل ١٥٥ - ج . والبنية الآن تحقق بوابة غير عاكسة (noninverting gate) ، أى أن المخرج المنطقي له نفس القيمة عند المدخل المنطقي ، وهذه لها استخدام محدود في التصميم المنطقي . إلا أنه إذا عمل الترانزستور  $Q_{IN}$  كترانزستور متعدد البواعث (multiemitter transistor) كما هو مبين في شكل ١٥٥ - د فإن البنية الآن تحقق بوابة AND حيث  $a_1, a_2, a_3$  يجب أن يكونوا عاليين (high) حتى تكون المخرج عالية . وأما الخفض عند المدخل (input pulldowns) فيمكن أن يكون إما (١) مقاوما ، أو (٢) مصدرا تياريا نشطا أو (٣) مصدرا تياريا تحويليا يمكن التحكم فيه منطقيا (logically controlled switched current source) ويمكن تقوية القدرة المنطقية (logical capability) للبنية إذا استخدمنا خلية EFL ذات مستويين (two-level EFL cell) كالمبينة في شكل ١٥٥ - هـ كقالب بناء (وحدة بناء) (building block) للتصميم المنطقي . وبين شكل ١٥٥ - هـ الترانزستور  $Q_{IN}$  مع باعثين (من الممكن أن يكون عدد مداخل الباعث أكبر من اثنين كما سنرى فيما بعد) ، ونستخدم مصدرا تياريا واحدا ويمكن التحكم فيه بمستوى ثانى من ترانزستورات توجيه التيار (level of current steering transistors) حيث  $Q_2$  هو ترانزستور ثابت الانحياز بجهد مرجع يساوى  $V_{R2}$  وكنتيجه لهذا فإن الدالة المنطقية للمخرج  $F$  (output logic function) تعطى بالعلاقة :

$$F = A_1 a_1 + A_1 a_2 \quad (٦ - ٣)$$

حيث  $A_1, a_1, a_2$  عموما دوال « أو » بالربط المباشر (wired-OR functions) ، فمثلا يمكن توصيل مخرج منطقية متعددة (عن طريق الجمع OR) مباشرة للدالة  $a_1$  .

ويمكن شرح المعادلة ٦ - ٣ فيزيائيا كما يلي : إذا كان  $A_1$  هو الواحد "1" المنطقي أى أن مستوى جهده أكبر من  $V_{R2}$  فإن التيار  $I_0$  يُوجّه (steered) خلال  $Q_1$  ، وبالتالي تتحكم  $a_1$  في المستوى المنطقي عند المخرج أى أن  $F = a$  ، بينما إذا كان  $A_1$

هو الصفر المنطقي "0" ، أى أن مستوى جهده أقل من  $V_{R2}$  فإن التيار  $I_0$  يوجه خلال  $Q_2$  وبالتالي تتحكم  $a_2$  في المستوى المنطقي عند المخرج ، أى أن  $F = a_2$  .

ولكى نسمح للمخارج أن تقترن مباشرة (directly coupled) إما بباعث عند المدخل (input emitter) أو بأساس (أو أكثر) عند المدخل فيجب أن تكون  $V_{R1}$  أعلى من  $V_{R2}$  بقدر  $V_{on}$  . وبالتالي يكون الجهد الحدى للبوابة EFL هو  $V_{R2}$  . ويجب أن نذكر هنا أن كل باعثة عند المخرج يمكن أن يتفرع (fan-out) (إلى باعثة واحد فقط عند المدخل ، ويرجع ذلك إلى أنه عندما يوجه التيار  $I_0$  خلال  $Q_1$  أو  $Q_2$  إلى مدخل الباعثة فإنه سيوجّه أيضا خلال  $Q_{IN}$  أو خلال  $Q_{OUT}$  في المرحلة السابقة (previous stage) فإذا سمحنا لأى باعثة عند المخرج أن يتفرع لباعثة واحد فقط عند المدخل فإن ذلك يمنع مشكلة تقاسم التيار (current sharing problem) بين المداخل . ومن ناحية أخرى فإن  $Q_{OUT}$  يمكن أن يتفرع لأى عدد من الأسس (bases) لأن هذه المداخل لها متطلب إدخال تيار بسيط أو مهمل (negligible current input requirement) .

يبين شكلا ١٦ - أ و ١٦ - ب خلية EFL لها أكثر من باعثين عند المدخل . والخلية لها  $2n+1$  مدخل ، حيث  $A_1, \dots, A_n$  (في أى من الشكلين) تمثل مدخلات الأساس (base inputs) ويشار إليها بمدخل التحكم (control inputs) بينما  $a_1, \dots, a_{n+1}$  هى مداخل الباعث ويشار إليها بمدخلات المباشرة (direct inputs) . ودالة الإخراج  $F$  تساوى الواحد "1" المنطقي إذا كان كل من  $A_i$  و  $a_i$  مساويا للواحد المنطقي وذلك لأى ، وإذا كانت جميع  $A_i$  أصفارا "0" بينما  $a_{n+1}$  يساوى 1 فإن المخرج يكون أيضا مساويا للواحد "1" المنطقي . وعادة يُسمح لمدخل تحكم ( $A_i$ ) واحد فقط أن يكون "1" عند أى لحظة معينة ، وعندما يكون هناك أكثر من  $A_i$  واحد مساويا للواحد "1" المنطقي فيجب أن يكون المخرج في حالة « عدم اكتراث » (DON'T CARE case) . فإذا كانت  $F = 0$  كانت  $F$  بالنسبة لحالات عدم الاكتراث فإنه يمكن التعبير عن  $F$  بالعلاقة :

$$F = A_1 a_1 + A_2 a_2 + \dots + A_n a_n + (\bar{A}_1 \bar{A}_2 \dots \bar{A}_n) a_{n+1}$$

وكل من  $A_i$  و  $a_i$  يمكن أن تكون دالة OR بالربط المباشر (أى OR متصلة بأسلاك) ذات الرتبة الأولى (first-order wired-OR function) من مخرجات الباعث من المراحل السابقة.

ومن الناحية العملية فإن أقصى أعداد للمداخل الموصلة بأسلاك (maximum wired fan-in numbers) تكون محدودة بسبب اعتبارات نسق وتصميم الشريحة (chip-layout considerations) أو بسبب التأخر المطلوب. ويعتبر ٤ حداً أقصى مقبولاً ويحقق متطلبات معظم التصميمات المنطقية.

وفي شكل ٣-١٦ أ و ب يُسمح لمدخل تحكم واحد فقط أن يساوى الواحد "1" عند أى لحظة معينة وذلك لمنع المصدر التياراتي  $I_0$  من أن يتقاسمه  $Q_{OUT}$  من المراحل السابقة، فالخارج المتعددة (multiple outputs) تؤدي إلى تغيرات غير محددة (nonspecific variation) في التأخر. ورغم أن هذا الشرط بالسماح لمدخل تحكم واحد فقط أن يساوى الواحد "1" عند لحظة معينة يمثل قيوداً على التصميمات المنطقية إلا أنه من الناحية العملية لا يمثل عيباً جوهرياً.

وفي الدوائر المنطقية EFL يمكن أن نربط معا (tie together) مجمعات الترانزستورات المنخفضة (low transistors) كما هو مبين في شكل ٣-١٦ ج و د لتكوين دالة «أو» بالربط المباشر لكل من  $a_1$  و  $f_1$ ، حيث  $f_1$  هي دالة NOR لمداخل التحكم  $A_1, \dots, A_m$ ، أى أن:

$$F = (f_1 + a_1)(\bar{f}_1 + a_{n+1})$$

حيث:


$$f_1 = A_1 + A_2 + \dots + A_m$$

وفي هذه الحالة لا تكون هناك أى قيود على مداخل التحكم، ويمكن لأي عدد من مداخل التحكم أن تكون عالية (high) وذلك لأن جميع تيارات التحكم تُجمع عند مدخل مباشر واحد فقط.


### ٣-٤-١ تنفيذ خلية EFL

#### (EFL Cell Implementation)

من المفيد بعد دراسة عمل خلية EFL أن نوضح كيفية استخدام التكنولوجيا لتنفيذ القالب الأساسي المبين في شكل ٣-١٦. يبين شكل ٣-١٧ أحد







(أ) (ب)



(ج) (د)

### شكل ٣-١٦

- (أ) مخطط دائرة خلية EFL ذات مستويين وعدد  $n$  من البواعث.
- (ب) البوابة المنطقية المكافئة.
- (ج) مخطط دائرة خلية EFL ذات مستويين وباعثين.
- (د) البوابة المنطقية المكافئة.



ترانزستوران  $Q_{in}$  و  $Q_{out}$  أساسيان وحمل بوابة EFL

(أ) المخطط العام .


(ب) مخطط الدائرة المقابل للمخطط العام .

(ج) مقطع مستعرض AA .

(د) الدائرة المكافئة للمقطع المستعرض AA بما في ذلك الطفيليات .

التصميمات الممكنة لخلية ذات ٤ مداخل و ٤ مخارج مع استبعاد المراحل التفاضلية (differential stages) المستخدمة لإيجاد  $Q_1, Q_2, \dots, Q_{n+1}$ . وتستخدم منطقتان للعزل (two isolation regions). ويتم تكوين المقاوم R عن طريق مد (extending) انتشار الأساس (base diffusion) في شكل "L" الموجود بين وصلة الأساس (base contact) الخاصة بـ  $out_3$  و  $out_4$  إلى الوصلة المعدنية (metal contact)  $pn^+$  إلى مجمع  $Q_{out}$ . ويبين شكل ٣ - ١٧ - ج منظر مقطع الأجهزة (devices) عندما يُنظر إليها عبر خط مقطع شكل L (L-shaped section line) المبين في شكل ٣ - ١٧ - أ . وبالإضافة إلى المقاوم وأجهزة  $out_3 / out_4$  فإن الشكل يبين أيضا ترانزستور متصلا بصمام ثنائي للتثبيت (clamping-diode-connected transistor) ويظهر هذا الصمام على التوازي مع المقاوم ويضمن تأرجحا منطقيا بأعلى قيمة ممكنة وتساوى  $V_{on}$ . لاحظ أن التلامس  $+V_{CC}$  (وهو عادة الجهد الأرضي) يتكون من التلامسات الأومية (ohmic contacts) لكل من مناطق p (p regions) والمجمع  $n^+$ . ويبين شكل ٣ - ١٧ - د تخطيطا لدائرة مكافئة ويظهر فيها عنصر دائرة R (circuit element) ومقاومات خارجية (extrinsic device resistances). وأما وسائل الإدخال (input devices) فهي تقريبا متطابقة ما عدا تركيبة الصمام / المقاوم (resistor/diode combination). وأما اختيار التصميم (design choice) لاستعمال R موزعة (distributed) فهو من حيل تكنولوجيا الدوائر المتكاملة ويؤدي إلى كثافة تعبئة أعلى (higher packing density).

ومن الآثار السلبية لإدخال المقاوم R أن التأرجح المنطقي يصبح حساسا للتحكم في المقاومة الورقية (control of the sheet resistance) ويجب أن تُدخل في الاعتبار عند تصميم البوابة استخدام طفيليات إضافية (added parasitics). كذلك فإننا نحتاج أحيانا مكونات معزولة عزلا جيدا (well-isolated components) والتي يمكن التحكم فيها بطريقة منفصلة (separately controlled) بل ويمكن إجراء تعديلات عليها بطريقة مستقلة (independently adjusted). وأما الميزة الرئيسية لإزالة R من التصميم المبين في شكل ٣ - ١٧ - أ فهي تمكيننا من وضع تصميم بديل يقلل من قيمة  $r_c$  و  $r_b$  وبالتالي يزيد من سرعة عمل البوابة (switching time).



شكل ١٨ - ٣ (أ) - (و) المخططات العامة لخلايا EFL لمنظومة خلايا BFL.

وتبين أشكال ٣ - ١٨ - أ و ٣ - ١٨ - ج و ٣ - ١٨ - هـ الجزء  $Q_{IN} / Q_{OUT}$  لتصميم آخر يفصل المقاومات R's والترانزستور المتصل بصمام للتثبيت. وتبين الأشكال ٣ - ١٨ - ب، د، و جزء الخلية الخاص بالمصدر التيارى أو التحويل (current source/ switch portion of a cell). ويبين شكل ٣ - ١٨ طريقة منظومة الخلية (cell array approach) للتصميم في عملية معزولة عن الأكسدة (oxide-isolated process). والخلية في التصميم تتكون من جزئين مفصولين بمر للتوصيل الداخلى (البينى) (interconnect corridor) ويبين شكل ٣ - ١٨ - أ:  $Q_{IN} / Q_{OUT}$  ومقاومين R للحمل وترانزستور موصلا بصمام ثنائى للتثبيت. وأما عدد المداخل والمخارج فيمكن برمجته بحيث يكون معامل ٢ (programmable in modules of two) وذلك لتسهيل الامتداد (expansion). وتمثل المركبات يجعل من الممكن توجيه المداخل إلى المخارج من أعلى لأسفل (top to bottom) ومن أسفل لأعلى (bottom to top) ومن اليمين للشمال (right to left) ومن الشمال لليمين. وأما الجزء الخاص بالمصدر التيارى والتحويل فإنه يمكن الحصول على مصادر تيارية فردية (individual current sources) كما في شكل ٣ - ١٨ - د أو على محولات تيارية (current switches) مع عدد متغير من المداخل من الأشكال ٣ - ١٨ - ب و ٣ - ١٨ - و. وتستطيع كل خلية أن تنفذ عددا من المصادر التيارية الفردية لا يتجاوز ٤ أو أن تنفذ محولا تياريا ذا طريقتين أو ثلاثة (2 to 3 way current switch) مع مصدر تيارى. ويتم تجميع مركبات إضافية وذلك للحصول على خلايا أكثر تعقيدا باستخدام خلايا مجاورة. والأسهم المبينة على أطراف هذه الأشكال تشير إلى مسافات الشبكة المعدنية (metal grid spacing)، حيث تستطيع الخطوط المركزية للمعدن (center lines of metal) أن تمر عبر أى من هذه الأسهم. ومن الواضح أنه بالنسبة لتكنولوجيا المعادن ذات المستوى الواحد (single-level metal technology) لا يمكن للاتجاهات العمودية (orthogonal directions) أن تعبر. وأما في حالة المعدن ذى الطبقة المزدوجة فيمكن للطبقات المتعامدة (perpendicular layers) أن تعبر بدون توصيل (cross without connecting) وأما العلامات X المبينة في شكل ٣ - ١٨ فتشير إلى مواضع معينة حيث تتصل الطبقتان المعدنيتان عن طريق "via".

العناصر المنطقية التوافقية

EFL Logic Building Blocks :  
Combinatorial Logic Elements


يبين شكل ٣ - ١٩ أمثلة للدوال التوافقية البسيطة . ويجب ملاحظة أنه يجب تنفيذ أكثر من دوال بوابة واحدة (single gate functions) لكي نستفيد تماما من خلايا EFL ويبين شكل ٣ - ١٩ - أ التنفيذ AND - OR الأساسي . ولاحظ أن تبديد القدرة (power dissipation) دالة في عدد الـ OR's المربوطة بأسلاك (wired OR's) ، ولا تضاف أي قدرة إضافية بسبب دالة AND . ويبين شكلا ٣ - ١٩ - ب و ٣ - ١٩ - ج على الترتيب AND ذات مدخلين (Two-input AND) و INHIBIT (دالة المنع) . وجهاز الانتقاء (Selector) المبين في شكل ٣ - ١٩ - د هو أول دالة ذات تعقيد كافي للاستفادة من القدرة المنطقية (logic capability) للخلية EFL . وهذا العنصر هو أكثر العناصر استخداما في التصميمات المنطقية كما سنرى في التصميمات الأكثر تعقيدا . وأما الأشكال ٣ - ١٩ - هـ ، و ، ز فتبين التنفيذ المنطقية التي تستخدم بكثرة بناء بوابة EFL gate EFL (structure) . وشكل ٣ - ١٩ - هـ يوضح التنفيذ ذا الخلية الواحدة (single-cell realization) لدالة أو - المنفردة (exclusive-OR) . ومن الواضح أن هذا استخدام لمنطقة السيليكون بكفاءة عالية ، حيث يستخدم التنفيذ EFL مناطق انتشار ذات خمسة أسس (five-base-diffused regions) وعددا اجماليا من البواعث (emitters) يبلغ  $7n^+$  ويلاحظ أن تنفيذ بوابة  $I^2L$  المعتادة يستخدم مناطق انتشار ذات ستة أسس (six base diffusions) وثمانية محمّعات  $n^+$  . وبالإضافة إلى هذا فإن هذه الخلية EFL تستخدم مصدرا تياريا واحدا فقط ومراجع الجهد (voltage references) . بينما تتطلب بوابة  $I^2L$  حاقنات (injectors) pnp لكل منطقة انتشار للأساس . ورغم أنه - كى تكون المقارنة صحيحة - يجب دراسة جميع الدوائر والمناطق بالتفصيل إلا أنه من الواضح بالملاحظة أن أعداد الأجهزة أو الوسائل المستخدمة (device counts) لكل دالة منطقية يمكن مقارنتها ، وأن هذه الأعداد أقل من أعداد البوابات المكافئة (equivalent gate count) للدوائر المتكاملة MSI (انظر جدول ٣ - ١) .

وتحدد كثافة هذه المسافات (spacing) الحجم الحقيقي للخلية لقدرة محددة من التكنولوجيا . كما يتغير عدد الخطوط (lines) في ممرات التوصيل البيني (interconnect corridors) الرأسية والأفقية بتغير حجم الشريحة (chip size) والتعقيد (complexity) .


وتبين الأشكال ٣ - ١٨ - أ ، ب ، ج التنفيذ المعدني المزدوج للخلايا (dual-metal implementation of cells) بينما تبين الأشكال ٣ - ١٨ - د ، هـ ، و التنفيذ المعدني المفرد (single-metal implementation) . ويلاحظ أن هناك تغيرا أو اختلافا بسيطا بين التنفيذين في منطقة الأداة (device area) حيث التنفيذ المزدوج أكثر كفاءة بقدر بسيط ، بينما الاختلاف الأكبر نلاحظه في ممرات التوصيل البيني (interconnect corridors) وتوزيع التغذية (supply distribution) . وتؤدي الطرق السفلى (under passes) التي نحتاج إليها في التنفيذ المفرد إلى وجود طفيليات غير مرغوب فيها (unwanted parasitics) ، وكذلك نحتاج إلى زيادة في المساحة . ولذلك فإن التنفيذات ذات الأداء العالي (High-performance implementations) تتطلب استخدام تكنولوجيا المعدنية المزدوجة (dual-metal technology) وتمكّننا التوصيلات المختلفة للمقاومات من الحصول على استبدال (trade-off) بسيط بنسبة ١ : ٤ في السرعة وتبديد قدرة الخلايا (power dissipation of cells) . ويبين شكلا ٣ - ١٨ - أ و ٣ - ١٨ - ب التوصيلات على التوالي ، ويبين شكلا ٣ - ١٨ - د و ٣ - ١٨ - هـ استخدام مقاوم واحد (single resistor) بينما يبين شكلا ٣ - ١٨ - ج و ٣ - ١٨ - د و التوصيلات على التوازي . وهذه البرمجة على مستوى القدرة (power-level programming) تسمح بأكبر سرعة لدائرة المسار الحرج (critical path circuitry) ، وبتقليل القدرة (reduction of power) للدوائر المنطقية البطيء (slow logic) .

وفي البنود التالية سنتناول بإذن الله بعض الأمثلة للدوائر المنطقية والذاكرة وتصميمات المسجلات التي تستخدم خلايا EFL .

**COINCIDENCE**




(و)



$$F = (\bar{A} + B)(\bar{B} + A) = AB + \bar{A}\bar{B}$$

**EXCLUSIVE OR**




(ز)




$$F = A \oplus B = \bar{A}B + A\bar{B}$$

**COINCIDENCE (EXCLUSIVE NOR)**



(ح)

USE INTO DIRECT INPUT ONLY



$$F = A \odot B = AB + \bar{A}\bar{B}$$

تابع شكل ٣ - ١٩

(د) الاختيار .



(هـ) أو المنفردة (exclusive-OR)

(و) التطابق / التكافؤ (Exclusive - NOR)

(ز) أو المنفردة (Exclusive - OR)

(ح) التطابق .

**OR - AND**




$$F = (A_1 + A_2 + \dots + A_N)(B_1 + B_2 + \dots + B_N)(C_1 + C_2 + \dots + C_N)$$

(أ)


**INHIBIT**

المانع



(ج)



**AND**



(ب)



**SELECTOR**

المنتقى



$$D = (S + D_1)(\bar{S} + D_2) = SD_1 + \bar{S}D_2$$

(د)



$$F = (\bar{A} + \bar{B})(A + B) = \bar{A}\bar{B} + AB$$

(هـ)

شكل ٣ - ١٩

امثلة منطقية توافقية للمنطق EFL

(أ) و / أو (AND / OR) . (ب) بوابة « و » ذات مدخلين . (ج) المنع .

ويستخدم تنفيذ بوابة التطابق (coincidence gate) ( أى بوابة نفى « أو » المنفردة exclusive NOR gate) الممين في شكل ٣ - ١٩ - و مصدرا تياريا واحدا ويتطلب باعثن للمدخلين A, B. ونلاحظ أن المتغيرات (variables) وليس مكملاتها (complements) هي المستخدمة. وأما تنفيذ أو - المنفردة (exclusive-OR) الممين في شكل ٣ - ١٩ - ز فيستخدم مصدرين تياريين ، ومدخل مباشرة (direct inputs) فقط . وبوابة التطابق المبينة في شكل ٣ - ١٩ - ح هي دائرة خلية EFL مُعدّلة (modified EFL cell circuit) وتبين استخدام أداة باعث متعدد (multiemitter device) عند مستوى التحويل السفلى (lower switching level). ويبين شكلا ٣ - ١٩ - ط و ٣ - ١٩ - ي جهازى تعدد إرسال البيانات وتعدد الاستقبال (Data multiplexing and demultiplexing). ولاحظ وجود عازل واحد فقط غير قابل للعكس (noninverting buffer) في مسار البيانات (data path) كى تتمكن من الوصول إلى السرعة العالية. وبالنسبة لدائرة تعدد الاستقبال فإن المصادر التيارية المشار إليها بالرمز  $I_0^*$  تحت (drive) مدخل الخلايا التالية ، ويجب أن ترتبط جيدا بمدخل المرحلة التالية. ومن الواضح أن  $D_0, \dots, D_3$  يمكن أن تحت فقط مدخل المستوى  $a_1, \dots, a_n$  لأن المصدر التيارى  $I_0^*$  سوف لا يكون له معنى منطقى إذا استخدم على مدخل أساس (base input) على المستوى  $A_1, \dots, A_n$ .

ويبين شكل ٣ - ١٩ - ك تنفيذ دالة جمع كامل (full-adder function) باستخدام أربع خلايا EFL ( غالبا أجهزة انتقاء Selectors ).


٣ - ٤ - ٣ وحدات البناء المنطقى EFL :

العناصر المنطقية التابعة


EFL Logic Building Blocks :

Sequential Logic Elements


تعد القدرة على حفظ المعلومات وظيفه أساسية في الدوائر الرقمية . ويبين شكل ٣ - ٢٠ - أ أبسط دائرة تستخدم EFL لتنفيذ لاقفة RS (latch) يتم تركيبها باستخدام مرجع انحياز وحيد (single bias reference). وتعمل هذه الدائرة كما يلي : يتم ربط (tieing) مدخل ومخرج معا بواسطة مقاوم انحياز (bias resistor) وهذا يعطينا



(ط)



(ي)




تابع شكل ٣ - ١٩

(ط) جهاز تعدد الاتصال ٤ : ١ (4:1 multiplexer)


(ي) جهاز فك المضاعفة (تعدد الاستقبال) ٤:١ (1:4 demultiplexer)

(ك) جهاز جمع كامل .



شكل ٣ - ٢٠

لاقفات EFL



(أ) لاقفة RS بسيطة .

(ب) لاقفة ذات بوابة .

(١) الشكل التكويني A (configuration) :

وهذا مبين في شكل ٣ - ٢١ - أ ، حيث يُوصَّل أحد بواعث الإخراج (output emitters) - وهو الذى يمثل المخرج Q - بمدخل التحكم X (control input) . وللخلية صفات مميزة (characteristics) شبيهة باللاقفة RS كما يتبين لنا من جدول الحالات (state table) ومخطط الحالات (state diagram) المبينين في شكل ٣ - ٢١ - ب . وهذا التنفيذ يمكن مقارنته بدرجة جيدة بالتنفيذ المعتاد لبوابتين مرتبطتين تقاطعياً (conventional cross-coupled two-gate realization) .

(٢) الشكل التكويني B (configuration) :

وهذا مبين في شكل ٣ - ٢٢ - أ ، حيث يُوصَّل أحد بواعث الإخراج (output emitters) - والذى يمثل المخرج Q - إلى المدخل المباشر Z (أو Y) . وكما هو مبين في شكل ٣ - ٢٢ فإن هذا التركيب له خواص لاقفة البيانات (data latch) حيث المدخل X يمثل المدخل البوابة (gating input) (انظر شكل ٣ - ٢٠) . وهذا التنفيذ باستخدام EFL يستهلك قدرة أقل ومساحة سيليكون أقل مقارنةً بالتنفيذ المعتاد الذى يستخدم ٤ بوابات MSI .

مدخل الضبط (set input) S . وهناك مدخل ثانى هو مدخل إعادة الضبط (reset) R . وعادة يكون الضبط منخفضاً (low) وإعادة الضبط عالياً (high) . وعندما تكون Q (انظر الشكل) منخفضة فإن التيار عبر  $R_{EE}$  تمده  $Q_{IN}$  . ولجعل  $Q_{IN}$  عالية (high) يجب تغذية S بنبض موجب موجب (positive pulse) وهذا يعطل  $Q_{IN}$  (turns  $Q_{IN}$  off) ويجبر  $Q_{OUT}$  على دفع التيار عبر  $R_{EE}$  . ولإعادة ضبط (resetting) الدائرة تغذى R بنبض سالب ، وهذا يُشغِّل  $Q_{IN}$  (turns  $Q_{IN}$  on) مرة ثانية ، دافعا تيار الأساس من  $Q_{OUT}$  وبالتالي نعود للحالة الأصلية حيث Q منخفضة (low) ، والانحياز (bias) للمقاومة  $R_{EE}$  تمده  $Q_{IN}$  . وهذه الدائرة تؤدي وظيفة الذاكرة (memory function) .

وأما اللاقفة ذات البوابة (gated latch) والمبينة في شكل ٣ - ٢٠ - ب فتمثل دائرة أكثر مواءمة (more compatible) وتحتوى على منطق ذات ساعة توقيف (clocked logic) وانحياز مصدر تيارى قياسي (standard current source biasing) ذو مستوي مرجع (two reference levels) .

والآن ننتقل من خلايا EFL الأساسية هذه إلى تعريف أكثر دقة لتصميمات عديدة ذات عنصر ذاكرة (several memory-element realizations) ونبدأ بتصميمين أو تركيبين أساسيين :


ويمكننا باستخدام الشكلين التكوينييين السابقين أن نصمم دوائر قلابة (flip-flops) أكثر تعقيدا . فيمكننا استخدام خليتين EFL لتنفيذ دائرة قلابة RS ذات بوابة (gated R-S flip-flop) كالمبينة في شكل ٣ - ٢٣ والتي يمكن مقارنتها بالأربع بوابات المستخدمة في التنفيذات المعتادة . ويبين شكل ٣ - ٢٤ تنفيذ المتبوع والتابع (أو الرئيس والتابع) (master-slave realization) لدائرة قلابة RS .

ويبين شكل ٣ - ٢٥ كيفية استخدام خليتي EFL لتنفيذ تصميم المتبوع والتابع لدائرة قلابة D ، وهذه يمكن مقارنتها بالبعشر بوابات التي تستخدم في التنفيذات المعتادة باستعمال MSI . ويلاحظ أن يُسمح باستخدام الجهد الحدى (threshold voltage)  $V_{r2}$  نفسه لكل من الالاقفة المتبوعة والالاقفة التابعة (master and slave latches) فقط في حالة ما إذا كنا نضمن سرعة تساوى أقل سرعة حافة لساعة التوقيت (minimum clock edge speed) . ويؤدي استخدام حدين مزرححين إزاحة بسيطة عن بعضيهما البعض (two slightly offset thresholds) - كما هو مبين في شكل ٣ - ٢٥ - ب إلى ضمان تشغيل خالي من الأخطار (hazard-free operation) حتى في حالة الحواف البطيئة للساعة (slow clock edges) . ويؤدي فرق في الجهد الحدى (threshold difference) قدره  $\pm 100$  ميلي فولت إلى تمكين سرعة حافة الساعة (clock edge speed) من بلوغ مدى (range) يتراوح قدره من (التيار المباشر) dc إلى أقل من جزء من ألف مليون جزء من الثانية (أى نانو ثانية) (subnanosecond) . ويبين شكل ٣ - ٢٦ تنفيذ المتبوع والتابع لدائرة JK (JK master-slave circuit) باستخدام خلايا EFL .


ومع أن توفير مساحة السيليكون واستهلاك القدرة يكون ممكنا في جميع الأشكال التكوينية المعتادة التي تستخدم الدوائر القلابة ، إلا أن أكبر توفير يكون مع الدوائر القلابة من النوع D المتبوع والتابع (master-slave D-type flip-flop) ولهذا السبب يُفضل استخدام هذه الدوائر عن غيرها من الأنواع لتنفيذ القوالب الدالية (الوحدات الدالية) (functional blocks) .

ويقارن جدول ٣ - ١ بين خلايا EFL وبين تنفيذ المنطق الشائع الاستعمال ووظائف التخزين باستخدام دوائر NAND . ويلاحظ أننا نحصل على تحسين بنسبة ٢ - ٥ من حيث عدد البوابات إلى عدد الخلايا . إلا أنه نظرا لأن الدوال

Y	Z	$Q_1$
0	0	0
1	1	1
1	0	$Q_{1-1}$
0	1	INDETERMINATE



(ب)



(أ)


### شكل ٣ - ٢١

الاقفة EFL ذات الشكل التكويني A (تناظر الالاقفة من نوع RS) .


(أ) مخطط الدائرة .

(ب) جدول الحالات ومخطط الحالات .

X	Y	$Q_1$
0	0	$Q_{1-1}$
0	1	$Q_{1-1}$
1	0	0
1	1	1



(ب)




(أ)

### شكل ٣ - ٢٢

الاقفة EFL ذات الشكل التكويني B (تناظر الالاقفة من نوع D) .


(أ) مخطط الدائرة .

(ب) جدول الحالات ومخطط الحالات .



C	Y	Q <sub>t</sub>
H	φ	Q <sub>t-1</sub>
L	φ	Q <sub>t-1</sub>
H	L	φ
L	L	φ

(أ)



C	D	Q <sub>t</sub>
H	φ	φ
L	φ	φ
H	L	φ
L	L	φ


(ب)

شكل ٣ - ٢٥

دائرة قلابة D من نوع المتبوع والتابع باستخدام EFL

- (أ) دائرة قلابة تُقدح (تُحفز) بحافة النبضة السالبة (negative edge triggered)
- (ب) دائرة قلابة تُقدح بحافة النبضة الموجبة (positive edge triggered)

C	Y	Z	Q <sub>t</sub>
H	φ	φ	Q <sub>t-1</sub>
L	φ	φ	Q <sub>t-1</sub>
H	L	φ	Q <sub>t-1</sub>
L	L	φ	Q <sub>t-1</sub>




(أ)

(ب)

شكل ٣ - ٢٣

دائرة قلابة RS ذات بوابة باستخدام EFL

- (أ) مخطط الدائرة
- (ب) جدول الحالات



(أ)

C	Y	Z	Q <sub>t</sub>
H	φ	φ	Q <sub>t-1</sub>
L	φ	φ	Q <sub>t-1</sub>
H	L	φ	Q <sub>t-1</sub>
L	L	φ	Q <sub>t-1</sub>

(ب)


شكل ٣ - ٢٤

دائرة قلابة RS من نوع المتبوع والتابع باستخدام EFL

- (أ) مخطط الدائرة
- (ب) جدول الحالات


تتضمن على عوازل خطية قدرها ٥٠ أوم (50 Ω line buffers) وذلك في مساحة قدرها ٤٠٠ ميكرومتر × ٤٠٠ ميكرومتر باستعمال ترانزستورات عادية الانتشار (conventional diffused transistors) ذات  $f_T$  تساوى ١,٨ جيجاهرتز (1.8 GHz). وقد أعطى هذا التنفيذ دائرة قلابة من النوع D المتبوع والتابع تعمل عند سرعة ساعة توقيت أكبر من ٥٠٠ ميغاهرتز (500 MHz) وذلك لتبديد قدرة يساوى ١٦ ميلي وات (16 mw). وهناك تنفيذ آخر أعطى دائرة ٤ ميلي وات تستعمل ترانزستورات ١ جيجاهرتز وتعمل عند سرعة ساعة توقيت تساوى ٢٠٠ ميغاهرتز. ويبين شكل ٣ - ٢٧ مستويات الجهد للمنطق EFL. وهذا النوع من الدائرة يمكن مواضعته في مستويات منطقية ذات نظم عديدة معتادة (أى تقليدية) من منطق البواعث المقترنة (ECL) على الشريحة (several conventional on-chip emitter-coupled-logic systems) وتعتمد مستويات الجهد في النظم على الجهد الأمامى (forward voltage) لوصلات pn (junctions) وهى مبينة لجهد وصلة (junction voltage) يساوى 0.8 V.

وفي شكل ٣ - ٢٧ نلاحظ أن الجهد عند مجمع  $Q_{r1}$  يمكن أن يتغير بين صفر و 0.8 V - ، بينما الأساس يكون منحازا عند  $V_{on} = -0.5$  V أو  $-0.4$  V . وبالنظر إلى  $Q_{r2}$  نلاحظ أن جهد المجمع لا يمكن أن يهبط أقل من 1.2 V - وذلك لأنه موصل لباعث  $Q_{r1}$  ، وباعثه لا يمكن أن يكون موجبا أكبر من 2 V أثناء التوصيل ، وبالتالي فأقل قيمة توصيل للجهد  $V_{CE}$  هى 0.8 V . وبالنسبة للترانزستورات ذات المستوى




شكل ٣ - ٢٧

المستويات المنطقية وحدود الضوضاء لخلية EFL



(أ)



(ب)

شكل ٣ - ٢٦

دائرة قلابة JK من نوع المتبوع والتابع باستخدام EFL


(أ) مخطط الدائرة . (ب) مخطط الحالات وجدول الحالات .

أو الوظائف التى نسبة التحسين فيها تساوى ٢ لا تستخدم كثيرا في تصميم كامل التطوير (fully developed design) ، فمن المقبول أن نعتبر أن متوسط نسبة التحسين (average improvement) تساوى ٤ .


### ٣ - ٥ مواصفات التيار المباشر للدوائر المنطقية EFL العملية

#### DC Specifications for a Practical EFL

هناك العديد من التنفيذات المتكاملة (integrated realizations) لخلايا EFL ، وسناقش هنا بإذن الله بعض هذه التنفيذات . في التنفيذات الأولى لدوائر MSI بين « سكوكان » (Skokan) أنه يمكن صناعة دائرة قلابة كاملة (complete flip-flop)



(أ)



(ب)

شكل ٣ - ٢٨

(أ) التمثيل المنطقي لدائرة قلابة EFL من النوع D المتبوع والتابع .  
 (ب) التمثيل المنطقي لدائرة قلابة EFL من النوع JK المتبوع والتابع .

في القدرة على تغيير وظيفة الترشيح (filtering function) . إلا أن ثمن هذه الفوائد العديدة هو زيادة التعقيد في الأجهزة والمكونات المادية ، وبالتالي زيادة التكاليف . ويمكن تقليل هذه التكاليف إذا أمكن أن يشترك في هذه الأجهزة أكبر عدد ممكن من قنوات الإشارة (signal channels) بقدر ما تسمح به سرعة الدائرة (speed of the circuitry) . وبالتالي فإنه من المهم زيادة السرعة التي تستطيع عندها بنيت أو هياكل الدائرة (circuit structures) معالجة البيانات (handling the data) في الترشيح الرقمي . وبالإضافة إلى هذا فإن هذه البنيت يجب أن تكون لها الخصائص التالية :

الأقل والتي فيها المداخل المنطقية عالية أقل قيمة للجهد  $V_{CE}$  هي  $0.4 V$  . وبالنسبة لترانزستور الإخراج  $Q_0$  يتغير الجهد  $V_{CE}$  بين  $0.8 V$  و  $1.6 V$  ونظرا لأن جهد التشبع الهين في أسوأ حالة (worst-case soft saturation voltage) - وهو جهد  $V_{CE}$  الذي تهبط عنده قيمة  $f_T$  لترانزستور أقل من قيمتها المحددة (specified value) - يصل إلى  $0.2 V$  ، فلذلك يكون هناك حد أسوأ حالة (worst-case margin) يساوي  $0.2 V$  للجهد  $V_{CE}$  في كل الترانزستورات . وهذا يسمح للدائرة أن تعمل فوق  $100^\circ C$  ، بينما يقل هذا الحد إلى  $0 V$  . ويمكن استخدام العديد من التنفيذات للمصدر التيارى  $I_0$  ، وهذا الجزء ليس جزءا حرجا (critical part) في الدائرة لأنه ليس هناك متطلبات بالنسبة للتردد العالي (high-frequency requirement) ويعطى نظام المستوى المنطقي (logic level system) المبين في شكل ٣ - ٢٧ تسامحا حديا (threshold tolerance) يساوي  $200 mV$  وتسامحين مستويين (level tolerances) بالنسبة للصفر "0" والواحد "1" يساويان  $125 mV$  ، وحدود ضوضاء (noise margins) أكبر من  $200 mV$  .

### ٣ - ٦ تطبيقات للدوائر المنطقية EFL

#### EFL Applications

سنستعرض في هذا البند بعض الأمثلة للأنظمة الجزئية (subsystem examples) التي تبين أهمية استخدام الدوائر المنطقية EFL وفائدتها في تصميم الدوائر ، والتي تعطى القارئ أيضا مادة تعينه على فهم أشمل لتصميمات الدوائر المتكاملة الرقمية الأكثر تعقيدا . ولتبسيط مناقشة تلك الأمثلة سنستخدم التمثيل المنطقي (logic presentation) خلايا EFL ، فمثلا شكل ٣ - ٢٨ - أ يبين شكلا تكوينيا لدائرة من النوع JK المتبوع والتابع .

وفي الفصل الخامس سندرس بإذن الله المرشحات الرقمية (digital filters) من نواحي النظام وتصميم الدائرة باستخدام LSI . أما في البند الحالي فسندرس تنفيذ بعض وحدات بناء المرشح الرقمي (digital filter building blocks) باستخدام المنطق EFL .

ومعلوم أن الترشيح الرقمي (digital filtering) له فوائد عديدة كالأستقرار الأفضل (superior stability) والدقة الأعلى (higher accuracy) ، والمرونة (flexibility)

١ - يجب أن تكون البنية قادرة على أداء وظيفة التخزين البسيطة (simple storage) (function) وعلى مدى مفيد من المنطق التوافقي (a useful range of combinational logic) ، وذلك مع أقل تغييرات ممكنة في نماذج التوصيل البيني (interconnection patterns) .

٢ - أن تكون البنيات اقتصادية من ناحية القدرة المستهلكة (power consumed) ومساحة السيليكون ، وبالتالي تكون مناسبة للمكاملة ( أى صناعة الدوائر المتكاملة ) بكثافة عالية (LSI) (Large Scale Integration) .

٣ - أن تكون قادرة على مواءمة تطبيقات عديدة بأقل تغييرات ممكنة في الدائرة .

٤ - أن يمكن إصاها للوضع الأمثل (optimized) لأداء وظائف الترشيح الأساسية (basic filtering functions) كالجمع الثنائي (binary addition) والتأخيرات في الوحدات (unit delays) ، وذلك بدلا من استخدام بوابات NAND أو NOR التقليدية .

٥ - أن يمكن صناعتها باستخدام الوسائل التكنولوجية المتوفرة ذات السرعات العالية ، وأيضا أن يسهل تطويعها (easily adapted) للتقدم في هذه الوسائل التكنولوجية .

٦ - أن يمكن تطويعها بسهولة لتركيب خط تنفيذ التعليمات ذى المعيارية العالية (easily adapted to a highly modular pipeline organization) ( انظر الفصل الخامس ) ، والذي يسمح بأسلوب بناء نظام مرن (flexible system architecture) مع تعقيدات متغيرة (varying complexity) .

وهذه الخصائص أو المتطلبات يمكن تحقيقها لتطبيقات الترشيح الرقمي ذات السرعة العالية (high speed digital-filtering applications) وذلك باستخدام خلايا EFL [9] . وفي الترشيح الرقمي يُعد معدل التشغيل الفعال (effective processing rate) الذى يمكن عنده تشغيل أو معالجة العينات (samples) بالمرشح عاملا مهما . وإذا كان هذا المعدل عاليا أمكن تشغيل إشارة واحدة عالية التردد (single high-frequency signal) أو إشارات كثيرة منخفضة التردد وذلك بواسطة المرشح . وللوصول بمعدل التشغيل إلى أعلى قيمة ممكنة يمكننا تنفيذ المرشح الرقمي على خط

تعليمات (pipelining the digital filter) . وعملية تنفيذ الدائرة على خط تعليمات تسمح بتجزئة المنطق إلى مراحل تفصلها مسجلات (registers) للاحتفاظ (saving) بنتائج كل مرحلة . وتخزين البيانات في مرحلة تسجيل (register stage) يجعل المنطق السابق حرا ليقوم بتشغيل بيانات جديدة .


وللوصول إلى نتائج أفضل يجب أن يكون لجميع المراحل نفس التأخير الزمني تقريبا (approximate equal time delays) وذلك لأن جميع المراحل تشتغل بمعدل أبطأ مرحلة (slowest stage) وإذا استمرت عملية التجزئة (partitioning) حتى تكون عناصر أبسط منطق (smallest logic elements) فقط هى التى تفصل المسجلات ، فعندئذ يكون قد تم تنفيذ النظام كلية على خط تعليمات (system is fully pipelined) . والنظام المنفذ كلية على خط تعليمات يكون له أعلى إنتاجية ممكنة (highest possible throughput) ولكن يكون له أطول تأخير من المدخل إلى المخرج (longest input to output delay) ، ويتطلب أكبر منطق (most logic) وذلك إذا قورن بالتصميمات غير المنفذة على خط تعليمات أو المنفذة جزئيا على خط تعليمات (nonpipelined or partially pipelined designs) . وفى الترشيح الرقمى - كما هو فى تطبيقات أخرى كثيرة - لا يعد التأخير من المدخل إلى المخرج حرجا (critical) مقارنة بمعدل الانتاجية (throughput rate) وهكذا فإن المرشح الرقمى المنفذ كلية على خط تعليمات يعطى أفضل أداء (greatest performance) لتأخير منطقي معطى (given logic delay) . وعند التنفيذ باستخدام الدوائر المنطقية EFL فإن مرحلة التسجيل (register stage) تتكون من دائرة قلابة من النوع D المتبوع والتابع ولانتظام انسياب البيانات (uniform data flow) يمكننا فصل قطاعات دائرة المتبوع والتابع (master and slave sections) عن بعضها البعض بمرحلة منطق (logic stage) كما هو مبين فى شكل ٣ - ٢٩ .

ونظرا لأن البيانات يتم تشغيلها فى دورة ساعة واحدة (one clock cycle) ، فإن فترة الساعة (clock period) يجب أن تكون أكبر من أو مساوية لمجموع تأخيرات الانتشار (propagation delays) للوحدة المنطقية ( $L_1$ ) (logic block) والمتبوع (master) والوحدة المنطقية ( $L_2$ ) والتابع (slave) . وكمثال لهذا فإن شكل ٣ - ٣٠ يبين جهاز جمع كامل منفذ كلية على خط تعليمات (باستخدام الدوائر المنطقية EFL fully pipelined full-adder) . وهذا الجهاز يجمع فى دورة ساعة واحدة . ويبين شكل ٣ - ٣١ وحدة ترشيح مستقلة بذاتها (وحدة نمطية) من الرتبة الثانية (second-order

(filter module) ، وتتطلب هذه الوحدة أربعة عناصر تأخير (delay elements) وخمسة عناصر ضرب (multiplier elements) ، وجهاز جمع واحد ذا خمسة مداخل . ونختار لوحة الترشيح النمطية الحساب الثنائي على التوالي الذي يستخدم مكمل 2 وعدد N من الأرقام الثنائية (N-bit 2's complement serial binary arithmetic) ( انظر بند ٥ - ٣ ) . والحساب باستخدام مكمل 2 يقلل المنطق العشوائي (random logic) ويبسط تركيب التنفيذ على خط تعليمات (pipeline construction) عن طريق حذف التعامل بالإشارة (sign manipulation) والذي يُعد ضروريا في الحسابات التي تستخدم القيمة ذات الإشارة (signed magnitude computations) . ونستطيع تحقيق نتائج طيبة توازن بين عوامل السرعة والتعقيد المنطقي (logic complexity) والتوصيلات البينية على الشريحة (chip interconnections) وذلك بإنجاز الإدخال والإخراج والتأخير والجمع والضرب على التوالي (in serial) .


وتتطلب وحدة الترشيح النمطية تنفيذات عناصر التأخير والضرب والجمع باستخدام EFL . وعنصر التأخير هو ببساطة مسجل إزاحة ذو N رقم ثنائي (N-bit shift register) يُنفذ باستخدام دوائر قلابة من النوع D المتبوع والتابع والذي يستعمل الدوائر المنطقية EFL (EFL master-slave D-type flip flops) وعنصر الضرب يتكون من 2N رقم ثنائي ناتج من N رقم ثنائي بيانات إدخال (N-bit input data) و N رقم ثنائي معاملات (N-bit coefficient) . ويتم تخزين المعاملات في مسجلات إزاحة (shift registers) ، والتي يمكن تحميلها على التوالي (serially loaded) لتغيير وسطاء المرشح (changing the filter parameters) . ونظرا لأن الحساب الداخلي (internal arithmetic) هو مكمل 2 لذا نختار خوارزمية « بوث » (Booth's algorithm) ( انظر بند ٥ - ٤ ) لعملية تنفيذ مباشرة على خط تعليمات (straightforward pipeline operation) ويقوم جهاز الجمع على التوالي باختبار العنصر المضروب (multiplicand) رقما (ثنائيا) رقما (ثنائيا) ( one bit at a time ) مبتدئا بالرقم ذي أقل قيمة معنوية (LSB) (least significant bit) ، ثم يجمع أو يطرح تبعا للرقم .

وتتم عملية الجمع على التوازي مع تخزين الحامل ( الباقي / المنقول / المرحل ) (carry save) وإزاحة تلقائية لليمين (automatic shift right) وللطرح فإن كل رقم ثنائي في الضارب (multiplier) ( الثابت ) يُكَمَّل ، ويُدفع حامل (a carry)




شكل ٣ - ٢٩

نظام تنفيذ على خط تعليمات EFL ، حيث يُفصل بين المتبوع والتابع بالوحدتين المنطقيتين  $L_1$  و  $L_2$  .



شكل ٣ - ٣٠

جهاز جمع كامل مُنفذ كلياً على خط تعليمات باستخدام الدوائر المنطقية EFL



شكل ٣ - ٣١

مخطط وحدة ترشيح نمطية من الرتبة الثانية ، والشكل يعطي دالة الانتقال  $H(Z)$  للمرشح حيث  $L_0, L_1, L_2, K_1, K_2$  هي معاملات المرشح .

المراجع  
References

عدد بوابات NAND	عدد خلايا EFL	الدالة
٣	١	أو - المتباعدة (Exclusive - oR)
٣	١	التساوي
٩	٤	جهاز الجمع الكامل
٢	١	الدائرة القلابية RS
٤	١	اللاقفه من نوع D
٤	٢	الدائرة القلابية RS ذات البوابة
١٠	٢	المتبوع والتابع من نوع D
٩	٣	المتبوع والتابع JK


جدول ٣ - ١

مقارنة بين خلايا EFL وبوابات NAND لتنفيذ البوابات المنطقية والدوائر القلابية .

- 1 C. S. Meyer, D. K. Lynn, and D. J. Hagan, "A High-Speed Serial Pipeline Multiplier," *IEEE Transactions on Computers*, September 1974, pp. 952-956.
- 2 P. K. Ray and R. C. Madach, "A High-Speed Serial Pipeline Multiplier," *IEEE Transactions on Computers*, August 1975, pp. 401-403.
- 3 M. I. Elmasry and P. M. Thompson, "Logic Partitioning for Two-Level EFL Structures," *IEEE Transactions on Circuit Theory*, New York, pp. 54-57.
- 4 Z. E. Elmasry, "Fast-Carry Multiplier," *IEEE Transactions on Computers*, SC-24(11), 1973, pp. 1073-1075.
- 5 M. I. Elmasry and P. M. Thompson, "Two-Level EFL Structures for High-Speed Multipliers," *IEEE Transactions on Computers*, SC-24(11), 1973, pp. 1076-1078.
- 6 M. I. Elmasry and P. M. Thompson, "Fast-Carry Multiplier," *IEEE Transactions on Computers*, SC-24(11), 1973, pp. 1079-1081.
- 7 M. I. Elmasry and P. M. Thompson, "Fast-Carry Multiplier," *IEEE Transactions on Computers*, SC-24(11), 1973, pp. 1082-1084.
- 8 M. I. Elmasry and P. M. Thompson, "Fast-Carry Multiplier," *IEEE Transactions on Computers*, SC-24(11), 1973, pp. 1085-1087.
- 9 M. I. Elmasry and R. C. Madach, "Fast-Carry Multiplier," *IEEE Transactions on Computers*, SC-24(11), 1973, pp. 1088-1090.
- 10 J. Kane, "A Low-Power Bipolar, Two's Complement Serial Pipeline Multiplier Chip," *IEEE JSSC*, SC-11(5), 669 (1976).
- 11 G. L. Baldwin et al., "A Modular, High-Speed Serial Pipeline Multiplier for Digital Signal Processing," *IEEE JSSC*, SC-13(3), 400-408 (1978).
- 12 R. J. Blumberg and Brenner, "A 1500-Gate Random Logic LSI Masterpiece," *IEEE ISSCC*, 1979, Lewis Winner, FL, pp. 60-61.

إلى موضع الرقم ذي أقل قيمة معنوية (LSB) في جهاز الجمع ، تم تم عملية جمع . وبعد N دورة (cycles) يكون الناتج (product) كاملا ، ولكننا نحتاج إلى N دورة أخرى لإزاحة النتيجة للخارج (shift out the result) وإضافة مسجل حفظ الحامل . (adding the carry-save register)

ويستخدم جهاز الجمع ذو الخمسة مداخل كى يمكن جمع (summing) جميع مخرجات جهاز الضرب (all multiplier outputs) آنيا (simultaneously) . ويعطى شكل ٣ - ٣٢ مخططا لجهاز الجمع هذا . ولاحظ استخدام دائرة حامل سريع (fast-carry circuit) لتقليل تأخيري  $S_4, C_4$  . والتأخير الزمنى من المدخل إلى المخرج (input-to-output delay) لهذا الجهاز يصل إلى دورتي ساعة (two clock cycles) . ويعطى جدول ٣ - ٢ عدد بنيات EFL (structures) المقابلة لقوالب الترشيح الفردية (individual filter blocks) في شكل ٣ - ٣١ وذلك لأطوال مختلفة من الكلمات ، حيث طول الكلمة هو عدد الأرقام الثنائية فيها (number of bits/word) . وهناك تطبيقات أخرى لدوائر EFL ، انظر مثلا المراجع [10, 11, 12] .



حامل سريع

شكل ٣ - ٣٢

مخطط جهاز جمع على التوالي ذي خمسة مداخل

## المراجع

### References

1. C. S. Meyer, D. K. Lynn, and D. J. Hamilton, Analysis and Design of Integrated circuits, McGraw-Hill, New York, 1968.
2. M. I. Elmasry and P. M. Thompson, The Design of load Structures for Current Mode Subnanosecond Logic, IEEE JSSC Sc-10 72-75 (1975).
3. P.R. Gray and R. G. Meyer, Analysis and Design of Analog Integrated Circuits, Wiley, New York, 1977.
4. L. S. Garret, Integrated-Circuit Digital Families- ECL, IEEE Spectrum 7.30-42(1970).
5. M. I. Elmasry and P. M. Thompson, Logic Partition for Multiemitter Two Level Structures, IEEE Transactions on Circuit Theory, May 1974, IEEE Press, New York, pp. 354-359.
6. Z. E. Skokan, Emitter Function Logic : Logic Family for LSI, IEEE JSSC SC-8, 356-361(1973).
7. M. I. Elmasry and P. M. Thompson, Two-Level EFL Structures for Logic-in-Memory Computers, IEEE Transactions on Computers, March 1975, IEEE Press, New York, pp. 250-258.
8. M. I. Elmasry, Logic Design Using Emitter-Function-Logic, IEEE Transactions on computers. September 1979, IEEE Press, New York, pp. 952-956.
9. M. I. Elmasry, and R. C. Madter, Pipeline Digital Filtering at 250 MHz Bit Rate. Proceedings of the 1975 Midwest Symposium on Circuits and Systems, August 1975, Western Periodicals New York. pp. 461-465.
- 10 J. Kane, A Low-Power Bipolar, Two's Compelement Serial Pipeline Multiplier Chip, IEEE JSSC Sc-11 (5), 669 (1976).
- 11 G. L. Baldwin et al. A Modular, High Speed Serial Pipeline Multiplier for Digital Signal Processing, IEEE JSSC SC-13(3), 400-408(1978).
- 12 R. J. Blumberg and Brenner, A 1500-Gate Random Logic LSI Masterslice, IEEE ISSCC, 1979, Lewis Winner, FL, PP. 60-61.

العدد الكلي للبنىات	عدد البنىات للعنصر الواحد			عدد الأرقام الثنائية في الكلمة الواحدة (no. of bits/word)
	جهاز الضرب	التأخير	جهاز الجمع خماسي - المدخل	
٣٣٦	٥٦	٨	٣٢	٤
٦٠٨	١٠٤	١٦	٣٢	٨
٨٨٠	١٥٢	٢٤	٣٢	١٢
١١٥٢	٢٠٠	٣٢	٣٢	١٦
١٤٢٤	٢٤٨	٤٠	٣٢	٢٠
١٦٩٦	٢٩٦	٦٨	٣٢	٢٤

جدول ٣ - ٢

عدد بنىات EFL المقابلة لقوالب الترشيح المبينة في شكل ٣ - ٣١

## الفصل الرابع

### الدوائر المتكاملة الرقمية MOS

( معدن - أو أكسيد - شبه موصل )

#### Digital MOS Integrated Circuits

(Metal Oxide Semiconductor)

### ٤ - ١ تمهيد :

يهدف هذا الفصل إلى استعراض الخصائص الرئيسية لترانزستورات MOS ( أى شبه موصل مغطى بالأكسيد والأكسيد مغطى بموصل ) من حيث علاقتها لتصميم دائرة MOS الرقمية ، وكذلك نتناول تحليل الدوائر الرقمية CMOS [ أى شبه موصل متتام مغطى بالأكسيد (Complementary Metal Oxide Semiconductor) و BiCMOS ( أى دوائر CMOS المختلطة بالترانزستور الثنائي ) الرئيسية ، وذلك باستخدام معادلات التصميم الانتقالية وللتيار المباشر من الرتبة الأولى (first-order ce and transient design equations) ومن باب استكمال المعلومات نتعرض كذلك للدوائر الرقمية NMOS ( أى نبیطة من المعدن والأكسيد وشبه الموصل ذات قناة نونية) (N-channel Metal Oxide Semiconductor) ثم نتناول أساليب وتقنيات وبنيات بعض الدوائر (circuit techniques and structures) مثل منطق بوابة الإرسال CMOS (CMOS transmission gate logic) ، ودوائر CMOS الديناميكية (dynamic CMOS) ، ومنطق « الدومينو » (domino logic) ، وبنيات دائرة السحابة ودائرة « نورا » (NORA and Zipper Circuit structures) ، ومنطق CMOS غير الحدى (CMOS nonthreshold logic) ، والمنطق التحويلي للجهد المتتابع (cascade voltage switch logic) ، ودوائر BiCMOS .

## References

1. C. S. Meyer, D. K. Lynn, and D. J. Hamilton, Analysis and Design of Integrated Circuits, McGraw-Hill, New York, 1975.
2. M. I. Elmasry and P. M. Thompson, The Design of Load Structures for Current Mode Subnanosecond Logic, IEEE JSSC SC-10 72-73 (1975).
3. P. R. Gray and R. G. Meyer, Analysis and Design of Analog Integrated Circuits, Wiley, New York, 1977.
4. E. S. Garter, Integrated-Circuit Digital Family-ECI-IEEB spectrum 7-30-42(1970).
5. M. I. Elmasry and P. M. Thompson, Logic Partition for Multimeter Two Level Structures, IEB Transactions on Circuit Theory, May 1974, IEBE Press, New York, pp. 324-329.
6. E. E. Skokan, Emitter Function Logic: Logic Family for ESI, IEBE JSSC SC-8 356-361(1973).
7. M. I. Elmasry and P. M. Thompson, Two-Level EPL Structures for Logic-in-Memory Computers, IEBE Transactions on Computers, March 1975, IEBE Press, New York, pp. 320-328.
8. M. I. Elmasry, Logic Design Using Emitter-Function-Logic, IEBE Transactions on computers, September 1979, IEBE Press, New York, pp. 923-926.
9. M. I. Elmasry, and R. C. Madadi, Pipeline Digital Filtering at 250 MHz Bit Rate, Proceedings of the 1975 Midwest Symposium on Circuits and Systems, August 1975, Western Periodicals New York, pp. 461-463.
10. J. Kane, A Low-Power Bipolar, Two's Complement Serial Pipeline Multiplier Chip, IEBE JSSC SC-11 (2), 669 (1976).
11. G. L. Baldwin et al, A Modular, High Speed Serial Pipeline Multiplier for Digital Signal Processing, IEBE JSSC SC-13(3), 400-408(1978).
12. R. J. Blumberg and Brenner, A 1500-Gate Random Logic ESI Masterpiece, IEBE JSSC, 1979, Lewis Winner, Ft. PP. 60-61.


## (Structure and Operation)

## ٤ - ٢ - ١ البنية والتشغيل :

يبين شكل ٤ - ١ مقطعا تخطيطيا في ترانزستور NMOS ، وهو يتكون من منطقتي  $n^+$  موضوعتين في قوام ( أى طبقة الأساس ) سيليكوني من النوع (P-type) silicon substrate عن طريق الزرع الأيوني (ion implantation). والقوام أو طبقة الأساس عبارة عن رقاقة سيليكونية بلورية أحادية (single-crystal silicon wafer) تستخدم كمادة ابتدائية (starting material) لصناعة الترانزستور ، كما أنها تعطى سندا أو دعما فيزيائيا (physical support) للشريحة IC. والمنطقتان  $n^+$  متائلتان وقابلتان للتبادل ، ومستويا الانتشار فيهما  $n^+$  ، أى  $< 10^{-18}$  سم<sup>٣</sup> وعمق كل منهما بضعة معشرات ( أى عدة أجزاء من العشر جزء ) من ١ ميكرومتر (1  $\mu$ m). وعند تشغيل الدائرة فإن المنطقة ذات الجهد الأعلى تسمى المصب (أو السحب) (drain) ، بينما المنطقة الأخرى تسمى المصدر (source) ، والمنطقة السطحية بين المصدر والمصب تسمى القناة (channel). ويتم التحكم في التوصيل خلال هذه القناة بواسطة الجهد على البوابة والتي قد تكون إما معدنية أو سيليكونية متعددة (polysilicon). وتفصل البوابة عن القناة طبقة رقيقة من عازل كهربى سيليكوني مغطى بالأكسيد (silicon oxide dielectric).

وإذا اعتبرنا جهد طرف المصدر مرجعا ، فإن جهود المصب والبوابة والقوام ستكون على الترتيب  $V_{DS}$  و  $V_{GS}$  و  $V_{BB}$ . ويطلق على الجهد  $V_{BB}$  « انحياز البوابة الخلفية » (back-gate bias). وفي أوائل عهد الدوائر الرقمية NMOS كان  $V_{BB}$  عبارة عن جهد سالب أو صفري مطبق (applied negative or zero voltage) ويمكن تغذية الجهد السالب (applied negative or zero voltage). ويمكن تغذية الجهد السالب  $V_{BB}$  إما من خارج الشريحة (off-chip) أو بتوليد على الشريحة (on-chip) من مصدر القدرة الموجبة المتوفر  $V_{DD}$ . وحين نطبق الجهد الموجب  $V_{DS}$  فإنه يسمح للإلكترونات - عندما تكون موجودة في القناة - بأن تتجه من المصدر إلى المصب

مما يسبب سريان التيار  $I_{DS}$  من المصب إلى المصدر. وفي نبائط NMOS من النوع الاستنزافى (النضوى) (depletion - type NMOS devices) تكون الإلكترونات متواجدة في القناة حتى عند الجهد  $V_{GS} = 0$ . ويتم هذا عن طريق الزرع الأيوني للقناة السطحية (ion implanting the surface channel) بمادة من النوع النوى (n-type material) وتؤدي أى زيادة في الجهد  $V_{GS}$  إلى زيادة في التيار  $I_{DS}$ . إلا أنه إذا كان الجهد  $V_{GS}$  سالبا وأكبر من  $|V_T|$  حيث  $V_T$  هو جهد العتبة ( الجهد الحدى ) (threshold voltage) لنبيلة الاستنزاف ، فإن القناة تُستنزف وتهبط قيمة التيار  $I_{DS}$  إلى الصفر. بينما في حالة نبائط NMOS من النوع التحسينى (enhancement-type NMOS devices) فإن الإلكترونات تكون موجودة عند السطح فقط في حالة ما إذا كان الجهد  $V_{GS}$  موجبا وأكبر من  $V_T$  حيث  $V_T$  هو جهد العتبة لنبيلة التحسين. وتؤدي أى زيادة في قيمة  $V_{GS}$  إلى زيادة في قيمة  $I_{DS}$ . والمعنى الفيزيائى للجهد  $V_T$  نشير إليه في البند ٤ - ٢ - ٢ - ٣.



القوام ( أو طبقة الأساس )

مقطع تخطيطى فى ترانزستور NMOS يبين الصمامات  
الثانية الطفيلية وفروق الجهد الطرفية

(i) العلاقة بين تيار السحب  $I_{DS}$  (drain current) وفرق جهد السحب  $V_{DS}$  (drain voltage) لقيم مختلفة من  $V_{GS}$  وذلك لقيمة معطاة لانحياز طبقة الأساس  $V_{BB}$  (substrate bias).

(ii) العلاقة بين تيار السحب  $I_{DS}$  وجهد البوابة  $V_{GS}$  (gate voltage) عند قيمة  $V_{BB}$  معطاة.

ويمكن تمييز ثلاث مناطق تشغيل على منحنيات العلاقة بين  $I_{DS}$  و  $V_{DS}$  ، وهذه المناطق هي :

$$(1) \text{ منطقة التعطيل (off region) ، حيث : } \begin{cases} V_{GS} < V_T \\ I_{DS} = 0 \end{cases}$$

ويطلق على هذه المنطقة أيضا « المنطقة الحدية الفرعية » أو « منطقة العتبة الفرعية » (subthreshold region) حيث  $I_{DS}$  في هذه المنطقة يكون أصغر بكثير من قيمته عندما تكون  $V_{GS} > V_T$  وهكذا ففي دوائر NMOS كثيرة ولقيم  $V_{GS} < V_T$  . يُعتبر الترانزستور عاطلا (off) ويعتبر  $I_{DS} = 0$  . إلا أن قيمة  $I_{DS}$  الصغيرة في المنطقة يمكن أن تؤثر على أداء الدائرة كما في دوائر MOS الديناميكية .

(2) منطقة عدم التشبع (nonsaturation region) ، حيث :



$$\begin{cases} V_{GS} > V_T \\ V_{DS} < V_{GS} - V_T \\ I_{DS} = \beta \left[ (V_{GS} - V_T) V_{DS} - \frac{1}{2} V_{DS}^2 \right] \end{cases} \quad (1-4)$$

ويطلق على هذه المنطقة أيضا منطقة الصمام الثلاثي (triode region) . وعندما يكون  $V_{DS} \ll V_{GS} - V_T$  فإن منحنى العلاقة I-V يمكن تقريبه بخط مستقيم  $I_{DS} = \beta (V_G - V_T) V_{DS}$  ويعمل الترانزستور

## ٤ - ٢ - ٢ خصائص التيار المباشر ( ت م )

### DC Characteristics

يبين شكل ٤ - ٢ خاصيتين هامتين من خصائص ت م للترانزستور NMOS ، وهاتان الخاصيتان هما :



شكل ٤ - ٢

(أ) العلاقة بين التيار  $I_{DS}$  وفرق الجهد  $V_{DS}$

(ب) العلاقة بين التيار  $I_{DS}$  وفرق الجهد  $V_{GS}$  لقيمة  $V_{BB}$  معطاة

يلاحظ أن قيمة  $V_T$  موجبة لنبايط NMOS من النوع التحسيني وسالبة للنوع الاستنزافي .

٤ - ٢ - ٢ - ١ : معامل التوصيل  $K'$  (Conduction Factor) :

يعتمد معامل التوصيل  $K'$  ( $= \epsilon_{ox} \mu / t_{ox}$ ) على التكنولوجيا (technology dependent) ، وتحدد قيمته لعملية MOS معطاة (معينة) . وبالتالي فهو ليس متغيراً من متغيرات تصميم الدائرة (a circuit design variable) وكلما قلت قيمة  $t_{ox}$  مع التقدم في مجال التكنولوجيا زادت قيمة  $K'$  . وأما الفارق بين  $K'_p$  و  $K'_n$  فيرجع إلى أن مدى  $\mu_n$  يساوى تقريباً بين  $3\mu_p$  و  $2.5\mu_p$  ويعتبر  $K'$  دالة في درجة الحرارة لاعتماده على  $\mu$  :

$$\frac{K'}{K'_0} = \left( \frac{T}{T_0} \right)^{-3/2} \quad (٤ - ٤)$$

حيث  $K'_0$  هي قيمة المعامل  $K'$  عند درجة حرارة الغرفة ( $T_0 = 298^\circ K$ ) و  $T$  هي درجة الحرارة المطلقة ( $^\circ K$ ) (absolute temperature) .

٤ - ٢ - ٢ - ٢ : النسبة الهندسية  $(W/L)$  (The Geometrical Ratio)

تُعد هذه النسبة إحدى المعاملات الوسيطة (البارامترات parameters) في تصميم الدائرة . وأقل قيمة  $L_{min}$  للطول  $L$  تحددها عملية تصنيع الدوائر MOS والعوامل التي تحدد أساساً قيمة  $L_{min}$  هي طول قناة القناع (mask channel length) ، والتسامحات (tolerances) في هذا الطول ، والانتشار العرضية (الجانبية) (lateral diffusions) في كل من منطقتي المصدر والمصب . وأما القيمة الصغرى للعرض  $W$  فهي عادة في نفس حدود القيمة الصغرى للطول  $L$  . وتؤدي زيادة النسبة  $(W/L)$  إلى زيادة تيار المصب لمجموعة معطاة من فروق جهد التشغيل (operating voltages) . إلا أن زيادة  $W$  تؤدي إلى زيادة مساحة البوابة (gate area) ومساحتى انتشار كل من المصدر والمصب ، وبالتالي إلى زيادة قيم سعات المكثفات (capacitances) المتعلقة بالبوابة ، وبوصلة القوام-المصدر (source - substrate junction) ، وبوصلة القوام-المصب (drain - substrate junction) .

$$R_{ON} = 1 / \beta (V_{GS} - V_T)$$

(٣) منطقة التشبع (saturation region) ، حيث :

$$V_{GS} > V_T$$

$$V_{DS} \geq V_{GS} - V_T \quad (٢ - ٤)$$

$$I_{DS} = \frac{\beta}{2} [V_{GS} - V_T]^2$$

حيث :

$$\beta = \frac{W}{L} \frac{\epsilon_{ox} \mu}{t_{ox}} = \frac{W}{L} K' \quad (٣ - ٤)$$

حيث :

$L$  : طول قناة MOS (في اتجاه سريان التيار) بين المصدر  $n^+$  وأطراف السحب ، وتبلغ قيمته الصغرى المعتادة ٠,٥ إلى ١,٥ ميكرومتر .

$W$  : عرض قناة MOS المتعامد مع  $L$  .

$\epsilon_{ox}$  : معامل سماحية (permittivity) أكسيد البوابة (gate oxide) .

$t_{ox}$  : سُمك أكسيد البوابة .

$\mu$  : متوسط قدرة الحركة السطحية (average surface mobility) للناقلات

(للكاملات carriers) (وهي  $\mu_n$  في حالة الالكترونات في NMOS ،

و  $\mu_p$  في حالة الثقوب holes في PMOS) .

$V_T$  : جهد العتبة (threshold voltage) .

$C_{ox}$  : سعة مكثف البوابة لوحدة المساحات (gate capacitance per unit

area) وتساوى :

$$\epsilon_{ox} / t_{ox}$$

يعد جهد العتبة  $V_T$  دالة في كل من المعاملات الوسيطة لتشغيل دوائر MOS (MOS processing parameters)، وانحياز القوام  $V_{BB}$  (substrate bias) وعموما فهو دالة أيضا في الجهد  $V_{DS}$ . ولإبراز هذه الاعتمادات الدالية المختلفة يمكن كتابة جهد العتبة  $V_T$  لدائرة NMOS من النوع التحسيني في الصورة:

$$V_T = V_{TO} + \Delta V_T(V_{BB}) - \Delta V_T(V_{DS}) \quad (٤ - ٥)$$

حيث:

$$V_{TO} = \left( \phi_{GS} - \frac{Q_{SS}}{C_{ox}} \right) + \gamma(2\phi_F)^{1/2} + 2\phi_F \quad (٤ - ٥ - ١)$$

$$= V_{FB} + \gamma(\phi_F)^{1/2} + 2\phi_F$$

$$\Delta V_T(V_{BB}) = \gamma[|V_{BB}| + 2\phi_F]^{1/2} - (2\phi_F)^{1/2} \quad (٤ - ٥ - ٢)$$

$$\Delta V_T(V_{DS}) = z(V_{DS} + 2|V_{BB}| + 2V_{Bi}) \quad (٤ - ٥ - ٣)$$

$$\gamma = \frac{(s \epsilon_s q N_B)^{1/2}}{C_{ox}} \quad (٤ - ٥ - ٤)$$

$$z = \frac{n_o(x_j, N_B)}{C_{ox} L^n} \quad (٤ - ٥ - ٥)$$

حيث:

$\phi_{GS}$ : جهد البوابة اللازم لتعويض (counter balance) الفارق في وظيفة عمل البوابة - إلى - السيليكون (the gate-to-silicon work function difference).

$Q_{SS}/C_{ox}$ : جهد البوابة اللازم لتعويض تأثير شحنة سطح الأكسيد  $Q_{SS}$  (oxide surface charge).

$$V_{FB} = \phi_{GS} - (Q_{SS}/C_{ox}) = \text{جهد البوابة اللازم لإحداث شرط النطاق}$$

(الحزمة/الحيز) المستوى (flat band condition) عند سطح السيليكون، وبالتالي فهو يسمى «جهد الحزمة المستوية» «flat band voltage» ويحدث شرط الحزمة المستوية عندما تكون حزم الطاقة (energy bands) في طبقة الأساس (substrate) مستوية عند السطح، وفي هذه الحالة يكون المجال الكهربائي عند سطح السيليكون مساويا للصفر. وإذا كان جهد البوابة موجبا أكثر من الجهد  $V_{FB}$  لطبقات الأساس من النوع P (P-type substrates) فإن سطح السيليكون يكون في حالة استنزاف، أي لا يوجد أي ناقلات متحركة (mobile carriers) عند السطح. فإذا زاد جهد البوابة أكثر من هذا فإن السطح يبدأ في الانعكاس (starts to invert) أي أن الإلكترونات تُجذب نحو السطح وتكوّن قناة موصلة (conductive channel).

$$\gamma(2\phi_F)^{1/2}: \text{جهد البوابة اللازم لتعويض تأثير الشحنة الناتجة عن الشوائب}$$

(أشياء الموصلات) المعرضة (exposed dopants) عند السطح و  $\phi_F$  هو جهد «فرمي» للقوام (substrate Fermi potential) عند السطح، ويساوي  $\ln(N_B/n_i)$  حيث  $(KT/q)$  هو الجهد الحراري (thermal voltage)، و  $n_i$  هو التركيز الداخلي (intrinsic concentration) للسيليكون، ويُعطى بالعلاقة

$$n_i^2 = 1.5 \times 10^{33} T^3 e^{-1.2q/KT} \text{ cm}^{-6}$$

القوام (substrate concentration) عند سطح السيليكون. ويلاحظ أن زرعاً سطحياً (surface implant) عند قناة MOS يُستخدم عادة للتأثير على  $N_B$ . وأما الوسيط  $\gamma$  (parameter) فيسمى «معامل تأثير الجسم» «the body-effect factor».

$2\phi_F$  : جهد بوابة إضافي لازم لتوليد حالة « انعكاس قوى » (a“strong inversion” condition) عند سطح السيليكون .

$\Delta V_T(V_{BB})$  : الزيادة في جهد العتبة بسبب الانحياز المعكوس على البوابة الخلفية ( القوام ) [the reverse bias on the back-gate (substrate)] وإذا كان  $V_{BB} = 0$  فإن  $\Delta V_T(V_{BB}) = 0$ .

$\Delta V_T(V_{DS})$  : النقصان في جهد العتبة بسبب تأثير القناة القصيرة (short channel effect) ولقيم  $L$  الكبيرة فإن  $\Delta V_T(V_{DS})$  تؤول إلى الصفر .

$\eta_0(x_j, N_B)$  معامل دالة في عمق وصلة المصدر والمصب (source and drain junction depth)  $x_j$  و  $N_B$ .

$n$  : معامل يتراوح بين 2.6 و 3.2 وذلك للقيم

$$10^{15} \text{ cm}^{-3} \leq N_B \leq 10^{16} \text{ cm}^{-3}, 1.5 \mu\text{m} \leq x_j \leq 0.41 \mu\text{m}$$

$V_{Bi}$  : الجهد الداخلي (المُبيّت / المتضمّن) بين المصدر (أو المصب) والقوام (source (or drain)-substrate built-in voltage) ، وقيمته:  $(KT/q)\ln(N_B N_i/n_i^2)$  ، حيث  $N$  هي متوسط تركيز شوائب انتشار المصدر والمصب (impurity concentration of the source and drain diffusions) .

٤ - ٢ - ٢ - ٤ ملاحظات على المعادلات (٤-١) إلى (٤-٥) :

أولاً : بدراسة المعادلة (٤ - ٥) يتبين لنا ما يلي :

(١) الجهد  $V_{TO}$  ليس دالة في جهود التشغيل (operating voltages) وهو دالة في درجة الحرارة .

(٢) حساسية جهد العتبة  $V_T$  (The sensitivity of the threshold voltage) للجهد  $V_{BB} - \Delta V_T(V_{BB})$  أي الحد  $-\Delta V_T(V_{BB})$  تتعين بقيمة  $\gamma$  والتي هي دالة في  $N_B^{1/2} C_{OX}^{-1}$  وبزيادة قيمة  $N_B$  أو تقليل قيمة  $C_{OX}$  ( أي زيادة  $t_{OX}$  ) تزداد هذه الحساسية .

(٣) حساسية جهد العتبة  $V_T$  للجهد  $V_{DS} - \Delta V_T(V_{DS})$  أي الحد  $-\Delta V_T(V_{DS})$  تعينها قيمة  $z$  والتي تؤول إلى الصفر لنبائط القناة الطويلة (long channel devices) . ويُعد  $z$  معاملاً تجريبياً (an empirical factor) تتناسب قيمته طردياً مع  $1/C_{OX}, 1/N_B, x_j$  بالإضافة إلى  $1/L$  . وبتقليل قيمة  $x_j$  أو زيادة قيمة  $N_B$  أو تقليل قيمة  $t_{OX}$  ( وبالتالي زيادة قيمة  $C_{OX}$  ) تقل حساسية  $V_T$  للجهد  $V_{DS}$  في نبائط القناة القصيرة (short channel devices) .

(٤) في نبائط القنوات القصيرة والقنوات الضيقة (short channel and narrow channel devices) تكون  $\gamma$  دالة في كل من  $W$  و  $L$  ، حيث يؤدي أي نقصان في  $L$  إلى نقصان في  $\gamma$  ، بينما يؤدي أي نقصان في  $W$  إلى زيادة في  $\gamma$  . واعتماد  $\gamma$  هذا على كل من  $L$  و  $W$  يؤثر على كل من  $V_{TO}$  و  $\Delta V_T(V_{BB})$  ويمكن ادخاله من الناحية التجريبية في معادلة ٤ - ٥ - د . ويجب ادخال هذا التأثير في الاعتبار عند تصميم الدوائر الرقمية التي تستخدم نبائط MOS ذات الأبعاد الصغيرة لأن الترانزستور الذي له  $W=L_{min}, L=L_{min}$  قد يكون له خصائص ت م (dc characteristic) مختلفة عن تلك للترانزستور الذي له  $W = mW_{min}, L = mL_{min}$  رغم أن النسبة  $(W/L)$  للترانزستورين هي نفسها .

(٥) قدرة التحرك (mobility) للحاملات الالكترونية (electron carriers) في القناة

ثابتة ولا تعتمد على المجال الكهربى .

(٦) تيار القناة ينتج عن المركبة التيارية (drift component) فقط ، بينما تُهمل

المركبات الانتشارية (diffusion components) .

رابعا : ناقش فيما يلى بعض خواص النبائط (device characteristics) التى لم

تظهر فى المعادلات (١-٤) - (٥-٤) :

(١) تعديل طول القناة (CHANNEL LENGTH MODULATION) :

استنتجت معادلة تيار المصب فى حالة التشبع (المعادلة ٤ - ٢)

من المعادلة (١-٤) بفرض أن تيار الترانزستور فى حالة التشبع لا يتغير مع

زيادة جهد المصب ، أى أنه فى حالة التشبع يكون

$$I_{DS} = I_{sat} = I_{DS} (V_{DS} = V_{GS} - V_T)$$

مما ينتج عنه أن يكون ميل منحنى  $I_{DS}$  مع  $V_{DS}$  مساويا للصفر . ويمكننا

ضبط هذا الميل ليأخذ قيمته المحدودة عن طريق تعديل المعادلة (٤ - ٢)

وذلك بضرب الحد المعتمد على الجهد فى هذه المعادلة بالمعامل ذى الصيغة

العملية (empirical factor)  $(1 + \lambda V_{DS})$  ، أى تصبح المعادلة :

$$I_{DS} = \frac{\beta}{2} (V_{GS} - V_T)^2 (1 + \lambda V_{DS})$$

حيث  $\lambda$  يطلق عليها وسيط تعديل طول القناة (channel length)

(modulation parameter) والذى تتراوح قيمته المعتادة بين 0.1 و  $0.01 V^{-1}$  .

وكى نتحاشى عدم الاتصال (discontinuity) فى منحنى I-V فإننا نضع المقدار

$(1 + \lambda V_{DS})$  بدلا من  $V_{DS}$  فى المعادلة (٤ - ١) . ويمكن تعيين قيمة الوسيط

$\lambda$  عمليا عن طريق قياس طول تقاطع امتداد منحنى I-V (intersection of the I-V

extrapolated I-V characteristic) فى منطقة التشبع ، أى عندما يكون

$$I_{DS} = 0, V_{DS} = \frac{1}{\lambda}$$

ثانيا : لاحظ أن درجة الحرارة تؤثر على كل من  $V_T$  و  $K'$  بطريقة تجعل

التأثيرات على  $I_{DS}$  يمكن أن يلاشى بعضها بعضا . فبينما تزداد قيمة  $K'$  مع درجة

الحرارة ( انظر المعادلة ٤ - ٤ ) مما ينتج عنه نقصان فى تيار المصب ، تقل قيمة

الجهد  $V_T$  تقريبا خطيا مع درجة الحرارة مما ينتج عنه زيادة فى تيار المصب (drain

current) :

$$V_T(T) = V_T(0) - a(T - T_0)$$

حيث  $V_T(0)$  هى قيمة  $V_T$  عند درجة حرارة الغرفة ( $T_0 = 298^\circ K$ ) و  $a$  تقع

بين 0.5 mv/k و 5mv/K . وهكذا فإن ترانزستورات MOS يمكن تشغيلها بحيث

تُظهر معامل درجة حرارة موجبا أو سالبا أو صفرا (exhibit positive, negative, or

zero temperature coefficient) .

ثالثا : يعتمد استنتاج المعادلة (٤ - ١) على افتراضات التبسيط التالية :

(١) التقريب التدريجى للقناة (gradual channel approximation) صحيح . وهذا

يعنى أن مركبة المجال الكهربى فى اتجاه طول القناة لا يعتمد على المركبة

العمودية للمجال خلال الأكسيد والتى يتسبب عنها عكس القناة (inverting

the channel) عن طريق إيجاد طبقة من الالكترونات المتحركة .

(٢) تقريب الاستنزاف (depletion approximation) صحيح . وهذا يعنى أن الحدود

بين منطقة الاستنزاف ومنطقة القوام المحايدة (neutral substrate region)

ضيقة ومفاجئة ، أى أن منطقة الاستنزاف مستنزفة تماما من الشحنات

المتحركة .

(٣) تحليل (analysis) القناة يتم على أساس الهندسة أحادية البعد (one dimensional


geometry) .

(٤) يتم عكس القناة بدرجة كبيرة "strongly inverted" ، ويحدث هذا -

بالتعريف - عند جهد بوابة محدد (specified gate voltage) يُعطى بالعلاقة

(٤ - ٥ - أ) .

أو ثلاثي البعد . ورغم أن مثل هذا التحليل يعطى نتائج عديدة دقيقة إلا أنه لا يعطى معادلات تصميم صريحة . ومع ذلك فيمكن استخدامه لتعديل معادلات التصميم البسيطة .



شكل ٤ - ٣

منحنيات  $I_{DS}$  NMOS مقابل  $V_{DS}$  لجهود  $V_{BB}$  معطى

#### (٤) تدهور القدرة على الحركة (MOBILITY DEGRADATION) :

تفترض المعادلات (١-٤) - (٥-٤) أن قدرة الحاملات على الحركة (carrier mobility) ثابتة ، ولا تعتمد على عملية إضافة الشوائب للقناة (doping of the channel) أو على جهد البوابة ، بينما  $\mu$  تتغير بتأثير كل من هذين

#### (٢) مستويات انعكاس القناة (CHANNEL INVERSION LEVELS) :

يلاحظ أن معادلة التصميم ت . م (١-٤) المذكورة في بند (٤-٢-٢) معطاة في الحالة التي تكون فيها القناة بين المصدر والمصب معكوسة بدرجة كبيرة (strongly inverted) عن طريق تطبيق جهد بوابة عالي بدرجة كافية أكبر من الجهد  $V_T$  المعطى بالعلاقة (٤-٥) . وإذا كان جهد البوابة أقل من هذه القيمة ، فيقال إن الترانزستور يعمل في منطقة الانعكاس الضعيفة (operating in the weak inversion region) كما هو مبين في شكل ٤-٣ . وفي هذه المنطقة يكون تيار المصب - والذي يطلق عليه « تيار قبل العتبة » (subthreshold current) - محكوماً بانتشار الحاملات (carrier diffusion) والدالة الأسية للجهد  $V_{GS}$  والجهد  $V_{DS}$  ، ويعطى هذا التيار بالعلاقة :

$$I_D = I_{DO} \frac{w}{L} e^{a V_{GS} / \frac{KT}{q}} e^{b V_{DS} / \frac{KT}{q}}$$

حيث  $I_{DO}$  مركبة تيارية تعتمد على التكنولوجيا (technology dependent current component) و  $a, b$  وسيطان معتمدان على الهندسة (geometry dependent parameters) .

#### (٣) التأثيرات صغيرة الحجم (SMALL SIZE EFFECTS) :

من الجدير بالذكر أن معادلات التصميم ت . م المذكورة في بند (٤-٢-٢) مستنتجة على أساس تقريب القناة التدريجية (gradual-channel approximation) والذي ينتج عنه تحليل أحادي البعد (one dimensional analysis) . أما إن كانت القناة قصيرة أو ضيقة أو كليهما (short and/or narrow) ، أي صغيرة الحجم ، فإنه من اللازم أن يكون التحليل ثنائي البعد

العاملين ، وعند الجهود العالية لتشغيل النبائط تقل قيمتها مع زيادة المجال الكهربى فى القناة . وهذا يعمل على تقليل قيمة K' للنبیطة . إلا أن هذا التدهور فى القدرة على الحركة تقل أهميته عند درجات الحرارة المنخفضة ، ويصبح تشغيل النبیطة عند درجة حرارة أمراً له أهميته .

#### (5) تأثيرات الحاملات الساخنة (HOT CARRIER EFFECTS) :

هناك ظاهرة يطلق عليها الحاملات ( الالكترونات أو الثقوب ) الساخنة [ hot carrier (electrons or holes) ] تحدث فى النبائط صغيرة الحجم عند المجالات الكهربائية العالية ، عندما تدخل الحاملات عالية الطاقة (high energy carriers) من القناة إلى الأكسيد ، حيث تُحبس (trapped) هناك ، فينتج عنها تدهور نبیطة طويل المدى (long term device degradation) من حيث الانخفاض فى جهد العتبة (threshold voltage reduction) ووجود تيار قناة (channel current) لا يتحكم فيه جهد البوابة . ويمكن التغلب على هذه المشكلة بتقليل جهود تشغيل النبائط والمجال الكهربى قرب المصدر والمصب باستخدام مناطق مصدر ومصب ممتدة (إضافية) ذات شوائب إضافية قليلة (extended lightly doped (LDD) source and drain regions) .

#### ٤ - ٢ - ٣ الخصائص العابرة ( خصائص الانتقال )

(Transient Characteristics)

يُعَدُّ الأداء العابر (المؤقت) (transient performance) لدائرة MOS متكاملة دالة فى سعة المكثف الكلية (total capacitance) عند عقدة المخرج (output node) . وهذه السعة  $C_{out}$  تساوى مجموع سعة المخرج الطفيلية (parasitic output capacitance)  $C_o$  وسعة (سعات) مرحلة (مراحل) التحميل عند بوابة المدخل (input gate capacitance(s) of the loading stage(s)  $C_{in}$  .

وسعة المخرج الطفيلية  $C_o$  تساوى بدورها مجموع سعتين (capacitances) :

( أ )  $C_J$  : سعة الوصلة لانتشارات المخرج [the junction capacitance of the output diffusion(s)]

وهذه السعة تتغير بتغير جهد الوصلة (junction voltage)  $V_j$  تبعاً للعلاقة

$$\frac{C_J}{C_{JO}} = \left(1 - \frac{V_j}{V_{Bi}}\right)^n$$

حيث :

$C_J$  : سعة الوصلة عند الجهد  $V$  .

$C_{JO}$  : سعة الوصلة عند الجهد الصفرى .

$V_j$  : جهد الوصلة (junction voltage) ، وقيمته سالبة للانحياز العكسى

(negative for reverse-bias)

$V_{Bi}$  : جهد الوصلة الداخلى (built-in junction potential)

$n$  : معامل تتراوح قيمته بين (-0.5) و (-0.3) تبعاً لدرجة فجاءة الوصلة

(junction abruptness) .

(ب)  $C_{INT}$  : سعة التوصيل الداخلى (interconnection capacitance) المرتبطة

بخطوط التوصيل الداخلى فى منطقة المعدن أو السيليكون المتعدد أو الانتشار

(metal, polysilicon, or diffusion interconnection lines) . والسعة  $C_{INT}$  لا تعتمد

على الجهد ، وتساهم عادة فى السعة  $C_{out}$  فى دوائر LSI حيث توجد نماذج

(تشكيلات) معقدة للتوصيلات الداخلى (complex interconnection patterns) .

وأما سعة المدخل  $C_{IN}$  لترانزستور MOS فتتكون من المركبات التالية ،

كما هو مبين فى شكل ٤ - ٤ :

\* السعتان  $C_{OS}$  ،  $C_{OD}$  : وهما سعتا تداخل المصدر والمصب (the source and the

حيث  $l_S$  و  $l_D$  هما طولتا التداخل (overlap lengths).

\* السعتان  $C_{GS}, C_{GD}$ : وتمثلان السعتين بين البوابة والقناة (gate to channel capacitances) المتجمعتين (lumped) عند منطقتي المصب والمصدر - على

الترتيب - من القناة، وتعطيان بالعلاقيتين:

$$C_{GS} = C_{OX} W l_S (V), \quad C_{GD} = C_{OX} W l_D (V)$$

\* السعة  $C_{GB}$ : وهي السعة بين القوام والبوابة (gate-substrate capacitance) وتعطى

$$C_{GB} = C_{OX} W l_B (V) \quad \text{بالعلاقة:}$$

حيث:  $f_S(V), f_D(V), f_B(V)$  هي دوال تعتمد على الجهد.

ويبين شكل ٤ - ٤ - ب طبيعة الاعتماد على الجهد (voltage dependency)

بالنسبة للسعات لوحدة المساحات (capacitances per unit areas): أي منحنيات

$\bar{C}_{GS}, \bar{C}_{GD}, \bar{C}_{GB}, \bar{C}_G$  لترانزستور NMOS مقابل الجهد  $V_{GS}$ ،

حيث  $\bar{C}_G = \bar{C}_{GS} + \bar{C}_{GD} + \bar{C}_{GB}$ . وعندما يكون الترانزستور عاطلا فإن المركبة غير

الصفيرية الوحيدة هي  $\bar{C}_{GB}$ . وترجع هذه المركبة إلى وجود طبقة

الاستنزاف السطحية (surface depletion layer) على التوالي مع سعات الأكسيد

والبوابة (gate oxide capacitances). وعندما يشتغل الترانزستور فإن قيمة  $C_{GB}$

تقل إلى الصفر بسبب تأثير العزل (shielding effect) لطبقة العكس (inversion

layer). وفي منطقة عدم التشبع تنعكس منطقتا المصدر والمصب لقناة MOS،

ويصبح  $\bar{C}_{GS} = \bar{C}_{GD} = C_{OX}/2$  أما في منطقة التشبع حيث تنضغط

(pinched-off) منطقة المصب في القناة، فإن  $\bar{C}_{GD}$  تقل إلى الصفر من القيمة

$C_{OX}/2$ ، بينما تزداد  $\bar{C}_{GS}$  من هذه القيمة إلى نحو  $\frac{2}{3} C_{OX}$ . ويبين شكل



٤ - ٤ - ب أن منحنى  $\bar{C}_G$  مقابل  $V_{GS}$  له نهاية صفري أسفل  $V_{GS} = V_T$

مباشرة.

(drain overlap capacitances)، والناتجتان من تداخل انتشارات البوابة على المصدر

وعلى المصب (overlap of the gate on the source and the drain diffusions)،

وتعطيان بالعلاقيتين:  $C_{OS} = C_{OX} l_S W, \quad C_{OD} = C_{OX} l_D W$



شكل ٤ - ٤ -

- (أ) المركبات المختلفة للسعة  $C_{IN}$   
 (ب) منحنيات اعتماد السعة لوحدة المساحات على الجهد أي منحنيات  $\bar{C}_{GS}, \bar{C}_{GD}, \bar{C}_{GB}, \bar{C}_G$  مقابل الجهد  $V_{GS}$

## (Leakage, Breakdown and Latch-Up)

من المهم أن نأخذ في الاعتبار تيارات التسرب (leakage currents) في شريحة MOS ، خاصة إذا كانت الدائرة تعمل في نمط ديناميكي (dynamic mode) ، وعلى وجه الخصوص في ذاكرات ديناميكية (dynamic memories) . وترتبط تيارات التسرب بالمصدر ووصلات p-n للمصعب . ويجب تقليل القيم المطلقة لهذه التيارات لأقل قيمة ممكنة ، مع دراسة تغييرها مع درجة الحرارة .

ومصدر الجهد (potential source) للتيار الطفيلي (parasitic current) في دوائر MOS هو التيار المصاحب لترانزستورات MOS ذات أكسيد المجال السميك (thick field oxide) ويزداد هذا التيار أسياً عندما يقترب جهد البوابة من جهد العتبة للترانزستورات MOSFETs ذات أكسيد المجال (field-oxide MOSFETs) [ الترانزستور MOSFET هو ترانزستور التأثير المجالي من المعدن والأكسيد وشبه الموصل (Metal Oxide Semiconductor Field Effect Transistor) ] . ويمكن زيادة جهد العتبة لهذه الترانزستورات عن طريق زيادة الكثافة السطحية لإضافة الشوائب (surface doping density) تحت أكسيد المجال .

ويمكن أن يحدث الانهييار في دوائر MOS بطرق مختلفة . فقد يحدث انهيار عطل (Avalanche breakdown) في وصلة القوام والمصعب المعكوسة الانحياز (reverse-biased drain-substrate junction) ، وقد يحدث انهيار تثقيب (Punch-through breakdown) إذا وصلت منطقة الاستنزاف (depletion region) في وصلة القوام والمصعب إلى وصلة القوام والمصدر (source-substrate junction) . وقد يغلب (predominate) أي من نوعي الانهييار لبنية MOS(structure) معطاة . فمثلاً قد يغلب انهيار التثقيب في حالة ترانزستورات MOSFET للقنوات القصيرة (short channel MOSFETs) . ورغم أن نوعي الانهييار لهما علاقة

بخصائص وصلة p-n ، إلا أنهما يتأثران بدرجة كبيرة بوجود أكسيد بوابة (gate oxide) وبوابة موصلّة (conducting gate) .

ويوجد للدوائر المتكاملة MOS ترانزستورات npn و pnp ثنائية القطبية وطفيلية . وهذه الترانزستورات يمكن أن تكون مسارات توصيل عالية (highly conducting paths) بين  $V_{DD}$  والأرض ، مما ينتج عنه تيارات عالية تخرب الشريحة عادة بصفة دائمة ، وهذه الظاهرة تسمى « التعلق لأعلى » (latchup) ويمكن لهذه الظاهرة أن تحدث حتى عند جهود التشغيل المعتادة . ويمكن تقليل فرصة تعرض الدوائر لتلك الظاهرة عن طريق بعض طرق التخطيط والتصميم العام (layout techniques) وكذلك بعض الطرق التي تعتمد على التكنولوجيا والبنية (structure and techniques) technology-dependent techniques . وبالإضافة إلى هذا فيمكننا عند التعرض لمشكلة التعلق لأعلى أن نأخذ في الاعتبار تشغيل الدائرة (circuit operation) وعوامل الوسط المحيط (environment factors) .

## ٤ - ٣ العاكس NMOS الساكن (الاستاتيكي) (٥) :

## The Static NMOS Inverter

يبين شكل ٤ - ٥ - أ عاكسا NMOS مكوناً من ترانزستور حث (مشغل/محرك) من النوع التحسيني (enhancement type driver transistor) وحمل (load) . وهذا الحمل عبارة عن أحد الأنواع التالية : (أ) نبيطة NMOS من النوع التحسيني مشبعة (a saturated enhancement-type NMOS device) ، (ب) نبيطة NMOS من النوع التحسيني غير مشبعة ، (ج) نبيطة NMOS من النوع الاستنزافي ، (د) مقاوم سيليكوني متعدد (polysilicon resistor) .

(٥) رغم أن هذا العاكس نادراً ما يستخدم الآن - حيث يغلب استخدام دوائر CMOS ، إلا أنه يمثل بنية دائرة أساسية لفهم تحليل وتصميم دائرة MOS

العتبة للمشغل ، و  $V_1$  هو مستوى الجهد العالى الذى يمثل الواحد المنطقى '1'.  
وبالمثل فإن تقاطع خط الحمل مع منحنى المشغل فى حالة  $V_{GS} = V_{IN} = V_1$  يعطى  
•  $V_{DS} = V_{OUT} = V_0$


٤ - ٣ - ١ تحليل التيار المباشر ( DC Analysis )

٤ - ٣ - ١ - ١ الحمل المشبع من النوع التحسينى

(Saturated Enhancement-Type Load)

استخدم الحمل المشبع من النوع التحسينى فى الدوائر المتكاملة NMOS الرقمية الأولى . ويبين شكل ٤ - ٦ عاكسا يستخدم نبائط NMOS . ونلاحظ فى نبيلة الحمل أن بوابتها متصلة بمصبها ( أى أن  $V_{DS} = V_{GS}$  ) ، وأنها تعمل فى منطقة التشبع عندما توصل التيار ، وذلك لأن  $V_{DS} > (V_{GS} - V_{TL})$  حيث  $V_{TL}$  هو جهد العتبة لنبيلة الحمل . ويمكن شرح عمل دائرة ت . م كما يلى :



( أ ) عندما يكون  $V_{IN} = V_0 < V_{TD}$  فإن المشغل يكون عاطلا ،  $I = 0$  ويصبح:  
 $V_{OUT} = V_1 = V_{DD} - V_{TL}$  ( ٤ - ٦ )



شكل ٤ - ٦

( أ ) عاكس NMOS ذو حمل مشبع من النوع التحسينى

( ب ) خط الحمل على منحنى المشغل ( $I_{DS}$  مقابل  $V_{DS}$  ) ، وهو يبين تيار التشغيل ( $I_{D0}$  operating current) عندما  $V_{out} = V_0$



( ب )

شكل ٤ - ٥

( أ ) عاكس NMOS بأحمال مختلفة .  
( ب ) خط الأحمال (load line) المفروض (superimposed) على منحنى خصائص  $I_{DS}$  مقابل  $V_{DS}$  لترانزستور التشغيل للمحالة  $(b_2)$  للمحالة  $(b_1)$  .

ويبين شكل ٤ - ٥ - ب خطوط الأحمال (load lines) للأحمال الأربعة السابقة المفروضة (super-imposed) على منحنى  $I_{DS}$  مقابل  $V_{DS}$  للمشغل ( ترانزستور التشغيل ) . وتقاطع خط الحمل مع منحنى المشغل فى حالة  $V_{GS} = V_{IN} = V_0$  يعطى  $V_{DS} = V_{OUT} = V_1$  حيث  $V_0$  هو مستوى الجهد المنخفض (low voltage level) الذى يمثل الصفر المنطقى '0' ، ويلاحظ أن  $V_0 < V_{TD}$  حيث  $V_{TD}$  هو جهد

(ب) وعندما يكون  $V_{IN} = V_1 > V_{TD}$  فإن المشغل يعمل في منطقة عدم التشبع ، بينما تكون نبضة الحمل في منطقة التشبع ، ويصبح  $I = I_0$  حيث :

$$I_0 = \frac{K' \left(\frac{W}{L}\right)_D [(V_{DD} - V_0) - V_{TL}]^2}{2} \quad (أ - ٧ - ٤)$$

$$= K' \left(\frac{W}{L}\right)_D [(V_1 - V_{TD}) V_0 - 1/2 V_0^2] \quad (ب - ٧ - ٤)$$

وإذا كان  $V_0 < V_1 - V_{TD}$  و  $V_0 < V_{DD}$  فإنه يمكن تبسيط

(٧ - ٤) لتعطي :

$$I_0 = \frac{K' \left(\frac{W}{L}\right)_D [(V_{DD} - V_{TL})^2]}{2} = \frac{K' \left(\frac{W}{L}\right)_D V_1^2}{2} \quad (أ - ٨ - ٤)$$

$$= K' \left(\frac{W}{L}\right)_D (V_1 - V_{TD}) V_0 \quad (ب - ٨ - ٤)$$

ومن (٨ - ٤) نحصل على العلاقة :

$$\frac{\left(\frac{W}{L}\right)_D}{\left(\frac{W}{L}\right)_L} \geq \frac{V_1}{2V_0} \quad (٩ - ٤)$$

وكذلك على العلاقة :

$$V_0 \approx \frac{I_0}{K' \left(\frac{W}{L}\right)_D (V_1 - V_{TD})} \quad (١٠ - ٤)$$

وهكذا نرى من العلاقة (٩ - ٤) أنه إذا فرضنا أن النسبة  $V_1/V_0$  تساوي 10 فإنه يجب أن تكون  $(W/L)_D / (W/L)_L \geq 5$ .

ونظراً لأن نسبة قيمة  $(W/L)$  للمشغل إلى هذه القيمة للحمل يجب أن تكون أكبر من الوحدة ، فإن الدائرة يطلق عليها « دائرة مُنسَّبة » (ratioed circuit).

وتلخيصاً لما سبق ، فإن مستويات الجهد للعاكس NMOS :  $V_1, V_0, V_t$  (حيث  $V_t$  هو جهد العتبة المنطقي للعاكس) وتبديد القدرة ت. م تعطي بالعلاقات التالية :

$$V_1 = V_{DD} - V_{TL}$$

$$V_0 = \frac{I_0}{K' \left(\frac{W}{L}\right)_D (V_1 - V_{TD})}$$

$$V_t \geq V_{TD}$$

$$P_{DC} (@ V_{OUT} = V_1) = 0$$

$$P_{DC} (@ V_{OUT} = V_0) = I_0 V_{DD} \quad (١١ - ٤)$$

حيث  $I_0$  يعطى بالعلاقة (٨ - ٤) (أ - ٨ - ٤)

وفي العلاقة ٤ - ١١ يتم تعيين قيمة  $I_0$  باعتبار المرحلة العابرة (المؤقتة) (transient considerations) أو تبديد القدرة المسموح به . أما  $V_{DD}$  فيتم تعيينه عادة باعتبار تصميم النظام الفرعي (sub-system design considerations) وقيمته المعتادة حالياً 5 V . ومن الواضح أن  $V_1$  يزداد مع زيادة جهد منبع القدرة  $V_{DD}$  . وأقصى قيمة مسموح بها للجهد  $V_{DD}$  يجب أن تكون أقل من جهد انهيار الوصلة (junction breakdown voltage) في وصلة القوام والمصب . كما يجب أن تكون أقل من الجهد الذي تبدأ عنده ترانزستورات MOS أكسيد المجال الطفيلية (parasitic field-oxide MOS transistors) في التوصيل .

ونظراً لأن وصلة المصدر والقوام للنبضة الحمل أكثر انخياراً عكسياً (more reverse biased) من المشغل ، فإن الجهد  $V_{TL}$  يكون أكبر من الجهد  $V_{TD}$  بسبب تأثير انخيار البوابة الخلفية (back-gate bias effect) وكلما زادت قيمة  $V_{BB}$  للحمل زادت قيمة  $V_{TL}$  وقلت قيمة  $V_1$  . ونظراً لأن  $V_1 = V_{DD} - V_{TL}$  فيقال إن حمل MOS من النوع التحسيني المشبع يتسبب في «خسارة عتبة» «threshold losses» في قيمة  $V_1$  . وكما سنبين بإذن الله في البنود التالية فإن كلا من أحمال MOS من النوع الاستنزافي ، ومن النوع التحسيني غير المشبع ، وذات التحميل الأثولي (بأدائه التحميل) (bootstrapped MOS loads) لا يتسبب عنها خسارة عتبة .

ويُعد مستوى الجهد المنطقي المنخفض  $V_0$  دالة في تيار التشغيل  $I_0$ . وإذا زادت قيمة  $I_0$  فإن تبديد القدرة ت. م يزداد وكذلك تزداد السرعة كما سنبين ذلك بإذن الله في البند ٤ - ٣ - ٢. ويمكن تقليل الجهد  $V_0$  وبالتالي زيادة التارجح المنطقي وحد الضوضاء  $NM_0$  (noise margin) بزيادة النسبة الهندسية  $(W/L)_D$  للترانزستور المشغّل، وبالتالي بزيادة حجمه بالنسبة لـ  $(W/L)_L$ .

ويُعد جهد العتبة  $V_t$  للعاكس  $V_{TD}$ . وكلما زادت النسبة  $[(W/L)_D / (W/L)_L]$  ازداد  $V_t$  قربا من  $V_{TD}$ . وإذا استبدلنا بالمشغّل عددا من الترانزستورات المرصوصة (stacked transistors) المتصلة على التوالي - كما في حالة بوابة MOS NAND - فإن الجهد  $V_{TD}$  وبالتالي الجهد  $V_T$  لترانزستورات الإدخال العليا (upper input transistors) يصبح أعلى من الجهد المقابل للترانزستورات السفلى (lower transistors) بسبب تأثير انخياز البوابة الخلفية. وهذه هي إحدى عيوب استخدام بوابات NAND في التصميم المنطقي لدوائر NMOS.

#### ٤ - ٣ - ١ - ٢ الحمل من النوع التحسيني غير المشبّع Nonsaturated Enhancement-Type Load

تُعد خسارة جهد العتبة (threshold voltage losses) بسبب الحمل أحد عيوب استخدام الحمل من النوع التحسيني المشبّع، مما ينتج عنه أن:  $V_1 = V_{DD} - V_{TL}$ . ويمكن تقويم هذا الوضع إذا جعلنا الحمل يعمل في منطقة عدم التشبع عن طريق توصيل بوابته للجهد  $V_{GG}$  حيث  $(V_{GG} > (V_{DD} + V_{TL}))$ . وفي هذه الحالة يمكن جعل  $V_1$  قريبا من  $V_{DD}$  بزيادة الجهد  $V_{GG}$  كما هو مبين في شكل ٤ - ٥ ب. ويمكن شرح عمل دائرة ت. م للعاكس كما يلي:

(أ) عندما يكون  $V_0 < V_{TD}$ ,  $V_{IN} = V_0$  فإن المشغّل يكون عاطلا، والحمل غير مشبّع، و  $V_{OUT} = V_1 = V_{DD} - V_{DS} | \text{load}$  حيث  $V_{DS} | \text{load}$  هو الانخفاض

(الهبوط) في الجهد (voltage drop) عبر نبضة الحمل. وإذا كان العاكس يحفز (driving) بوابات MOS فقط - وهذا هو الوضع المعتاد في حالة معاوقات الإدخال العالية - فإن  $V_1 = V_{DD}$ ,  $V_{DS} | \text{load} = 0$ . ويجب ملاحظة أن الجهد  $V_{DS} | \text{load}$  يمكن تقليله لأي تيار حمل معطى بزيادة  $(W/L)_L$  أو  $(V_{GG} - V_{TL})$  على حساب زيادة تبديد قدرة البوابة.

(ب) عندما يكون  $V_1 > V_{TD}$ ,  $V_{IN} = V_1$  فإن المشغّل يعمل في منطقة عدم التشبع، والحمل يكون غير مشبّع، و  $I = I_0$  حيث:

$$I_0 = K' \left( \frac{W}{L} \right)_L [(V_{GG} - V_{TL} - V_0) (V_{DD} - V_0) - 1/2 (V_{DD} - V_0)^2] \quad (٤ - ١٢ - أ)$$

$$= K' \left( \frac{W}{L} \right)_D [(V_1 - V_{TD}) V_0 - 1/2 V_0^2] \quad (٤ - ١٢ - ب)$$

وإذا كان  $V_0 \ll V_{DD}$ ,  $V_0 \ll V_1 - V_{TD}$ ,  $V_{GG} - V_{TL} \gg V_{DD}$

فإنه يمكن تبسيط (٤ - ١٢) لتعطي:

$$I_0 \approx K' \left( \frac{W}{L} \right)_L (V_{GG} - V_{TL}) V_{DD} \quad (٤ - ١٣ - أ)$$

$$= K' \left( \frac{W}{L} \right)_D [(V_1 - V_{TD}) V_0] \quad (٤ - ١٣ - ب)$$

ومن (٤ - ١٣) نحصل على العلاقتين:

$$\left( \frac{W}{L} \right)_D \geq \frac{V_{GG} - V_{TL}}{V_0} \quad (٤ - ١٤)$$

$$V_0 \approx \frac{I_0}{K' \left( \frac{W}{L} \right)_D (V_1 - V_{TD})} \quad (٤ - ١٥)$$

حيث  $I_0$  يعطى بالعلاقة (٤ - ١٣ - أ)

وتلخيصا لما سبق فإن استخدام حمل من النوع التحسيني غير المشبّع يؤدي إلى

وإذا كان  $V_0 \ll V_1 - V_{TD}$  فإنه يمكن تبسيط (٤ - ١٦) لتعطي :

$$I_0 = \frac{K' \left(\frac{W}{L}\right)_L V_{TL}^2}{2} \quad (٤ - ١٧ - أ)$$

$$= K' \left(\frac{W}{L}\right)_D (V_1 - V_{TD}) V_0 \quad (٤ - ١٧ - ب)$$

ومن (٤ - ١٧) نحصل على العلاقتين :

$$\frac{\left(\frac{W}{L}\right)_D}{\left(\frac{W}{L}\right)_L} \geq \frac{V_{TL}^2}{2 V_0 (V_1 - V_{TD})} \quad (٤ - ١٨)$$

$$V_0 = \frac{I_0}{K' \left(\frac{W}{L}\right)_D (V_1 - V_{TD})} \quad (٤ - ١٩)$$

حيث  $I_0$  يعطى بالعلاقة (٤ - ١٧ - أ) . ويجب ملاحظة أنه بسبب تأثير انحياز البوابة الخلفية على حمل الاستنزاف فيجب أخذ الجهد  $V_{TL}$  - وبالتالي التيار  $I_0$  - كقيمة متوسطة (average) أو كقيمة أسوأ حالة (worst case value) .

#### ٤ - ١ - ٣ - ٤ الحمل المقاوم (Resistive Load)

يمكن استخدام المقاومات المتعددة (polyresistors) في تصميم الدوائر المتكاملة الرقمية (NMOS) وخاصة الذاكرات الساكنة (static memories) . وكما هو مبين في شكل (٤ - ٥ - ب) فإن الحمل المقاوم يجعل  $V_1 = V_{DD}$  . وفي الحقيقة فإن خاصية (منحنى) ت م للحمل MOS من النوع التحسيني غير المشبع تقترب من خاصية (منحنى) مقاومه (a resistance) عندما يكون  $V_{GG} \gg V_{DD} + V_{TL}$  كما هو مبين في شكل (٤ - ٥ - ب) في الحالة (b<sub>2</sub>) . ويمكن شرح عمل دائرة ت م للعاكس كما يلي :

(أ) عندما يكون  $V_{IN} = V_0, V_0 < V_{TD}$  فإن المشغل يكون عاطلا ، وكما في

قيمة  $V_1$  أعلى، وبالتالي إلى تراجع منطقي أعلى و حدود ضوضاء أعلى . وبالإضافة إلى هذا فإنه يؤدي أيضا إلى تحسين في الأداء العابر (transient performance) كما سنرى بإذن الله في البند ٤-٣-٢ . وهذا التحسين في الأداء نحصل عليه على حساب إضافة منبع القدرة الإضافي  $V_{GG}$  .

#### ٤ - ٣ - ١ - ٣ الحمل من النوع الاستنزافي (الدوائر المنطقية E/D NMOS Depletion - Type Load (E / D NMOS Logic))

تستخدم النبائط من النوع الاستنزافي كأحمال في الدوائر المنطقية NMOS E/D . وهي تؤدي إلى مستوى منطقي من الجهد  $V_1 = V_{DD}$  كما هو مبين في شكل (٤ - ٥ - ب) . وبالإضافة إلى هذا فإن خاصية (منحنى) التيار الثابت constant (current characteristic) يؤدي إلى تحسين الأداء العابر للدائرة . ويمكن شرح عمل دائرة ت م للعاكس كما يلي :

(أ) عندما يكون  $V_{IN} = V_0, V_0 < V_{TD}$  فإن المشغل يكون عاطلا والحمل غير مشبع ، وكما في حالة النوع التحسيني غير المشبع نحصل على :

$$V_{out} = V_1 = V_{DD} - V_{DS} |_{load} \approx V_{DD}$$

ويجب ملاحظة أنه يمكن تقليل قيمة  $V_{DS} |_{load}$  لتيار حمل معطى عن طريق

زيادة  $(W/L)_L$  أو  $V_{TL}$

(ب) عندما يكون  $V_{IN} = V_1, V_1 > V_{TD}$  فإن المشغل يعمل في منطقة عدم التشبع ، والحمل يكون مشبعا ، و  $I = I_0$  حيث :

$$I_0 = \frac{K' \left(\frac{W}{L}\right)_L V_{TL}^2}{2} \quad (٤ - ١٦ - أ)$$

$$= K' \left(\frac{W}{L}\right)_D [(V_1 - V_{TD}) V_0 - 1/2 V_0^2] \quad (٤ - ١٦ - ب)$$

حالة النوع التحسيني غير المشبع فإننا نحصل على :

$$V_{OUT} = V_1 = V_{DD} - V|load = V_{DD}$$

وبالمثل فإنه يمكن تقليل قيمة  $V|load$  لتيار حمل معطى عن طريق تقليل قيمة مقاومة الحمل  $R$ .

(ب) عندما يكون  $V_{IN} = V_1, V_1 > V_{TD}$  فإن المشغل يعمل في منطقة عدم التشبع و  $I = I_0$  حيث :

$$I_0 = \frac{V_{DD} - V_0}{R} \quad (أ - ٢٠ - ٤)$$

$$= K' \left(\frac{W}{L}\right)_D [(V_1 - V_{TD}) V_0 - 1/2 V_0^2] \quad (ب - ٢٠ - ٤)$$

وإذا كان  $V_0 \ll V_{DD}$  فإنه يمكن تبسيط (٢٠ - ٤) لتعطي :

$$I_0 = \frac{V_{DD}}{R} \quad (أ - ٢١ - ٤)$$

$$= K' \left(\frac{W}{L}\right)_D [(V_1 - V_{TD}) V_0] \quad (ب - ٢١ - ٤)$$

ومن (٢١ - ٤) نحصل على العلاقتين :

$$RK' \left(\frac{W}{L}\right)_D \geq \frac{V_{DD}}{V_0 (V_1 - V_{TD})} \quad (٢٢ - ٤)$$


$$V_0 = \frac{I_0}{K' \left(\frac{W}{L}\right)_D (V_1 - V_{TD})} = I_0 R_D \quad (٢٣ - ٤)$$

حيث  $I_0$  يعطى بالعلاقة (٢١ - ٤) و  $R_D$  هي مقاومة التوصيل (ON resistance) لنسيطة التشغيل (driver device).


### ٤ - ٣ - ٢ التحليل العابري

(Transient Analysis)


يُعد الأداء العابري لعاكس MOS دالة في زمنين (انظر شكل ٤ - ٧) :



(أ)



(ب)



(ج)

شكل ٤ - ٧

يبين سعة مكثف عقدة المخرج

(أ) عاكس

(ب) دائرة بسيطة للتفريغ

(ج) دائرة بسيطة للشحن

(١) زمن التفريغ (discharging time)  $t_{dis}$  : وهو الزمن الذى تستغرقه سعة عقدة المخرج  $C_{out}$  (output node capacitance) للتفريغ خلال ترانزستور التشغيل (driver transistor) من الجهد  $V_1$  إلى الجهد  $V_0$  ، حيث نختار  $V_1$  و  $V_0$  ليكونا 0.9 و 0.1 على الترتيب من قيمتهما  $t$  (dc values) .

(٢) زمن الشحن  $t_{ch}$  ، وهو الزمن الذى تستغرقه  $C_{out}$  للشحن خلال الحمل من  $V_0$  إلى  $V_1$  ، حيث نختار  $V_1$  و  $V_0$  ليكونا 0.9 و 0.1 على الترتيب من قيمتهما  $t$  .

وعند حساب الزمنين  $t_{ch}$  و  $t_{dis}$  سنستخدم التعابير المبسطة من أجل استخدامها فى الطور الأول ( first phase ) لتصميم الدائرة . وسنتبع هنا طريقة كروفورد (Crawford) ، ومن المهم أن نتذكر هنا أن الزمن  $t$  الذى تستغرقه السعة  $C$  لتغيير جهدها بمقدار  $\Delta V$  باستخدام تيار ثابت  $I$  يعطى بالعلاقة البسيطة  $t = C \Delta V / I$  وفى التحليل التالى سنتفرض أن جهد المدخل للعاكس MOS خطوة جهد مثالية (ideal voltage step) .

#### ٤ - ٣ - ٢ - ١ زمن التفريغ (The Discharging Time) $t_{dis}$

كما رأينا عند التحليل  $t$  م (dc analysis) للعاكس MOS فإن نسبة  $(\frac{W}{L})_D$  إلى  $(\frac{W}{L})_L$  تُعدُّ نسبة كبيرة ، وبالتالي فإن مقاومة التوصيل (on resistance) لترانزستور التشغيل (driver transistor) أقل بكثير من مقاومة التوصيل لترانزستور الحمل (load transistor) . وكنيجة لهذا فمن المقبول أن نهمل التيار المار فى الحمل أثناء تفريغ سعة العقدة عند المخرج (output node capacitance) عندما يكون  $V_{IN} > V_{TD}$  والمشغَّل (driver) فى حالة توصيل . وبناءً على هذا فيمكن تبسيط دائرة التفريغ - كما هو مبين فى شكل ٤ - ٧ - ب - إلى السعة  $C_{out}$  بجهد إخراج ابتدائى (initial output voltage) يساوى  $V_1$  ، وترانزستور تشغيل فى حالة توصيل (an on driver transistor) بجهد  $V_{IN} = V_1$  .

وجهد الإخراج النهائى (final output voltage) يساوى  $V_0$  .

وأثناء وقت التفريغ يكون المشغَّل فى البداية فى منطقة التشبع ويقوم تيار المصبب الثابت (constant drain current) :

$$I_D = \frac{\beta_D}{2} (V_1 - V_{TD})^2$$

بتفريغ  $C_{out}$  جزئياً فى زمن قدره

$$(t_{dis})_1 = \frac{C_{out} \Delta V}{I_D} \quad (٢٤ - ٤)$$

$$\Delta V = V_1 - V''_{OUT} \quad \text{حيث}$$

والجهد  $V''_{OUT}$  هو جهد الإخراج الذى عنده يبدأ المشغَّل فى العمل فى منطقة عدم التشبع ( أى أن  $V''_{OUT} = V_1 - V_{TD}$  ) .

ويمكننا كتابة المعادلة (٢٤ - ٤) فى الصورة

$$(t_{dis})_1 = 2 \frac{C_{OUT}}{g_{mD}} \frac{V_{TD}}{V_1 - V_{TD}} \quad (٢٥ - ٤)$$

$$g_{mD} = \beta_D (V_1 - V_{TD}) \quad \text{حيث}$$

وعندما يبدأ ترانزستور التشغيل فى العمل فى منطقة عدم التشبع عند الجهد  $V_{OUT} = V_{OUT}$  فإن التيار الموجود لتفريغ سعة الإخراج لا يكون ثابتاً ، ويمكن الحصول على زمن التفريغ  $(t_{dis})_2$  لتفريغ  $C_{out}$  من الجهد  $V''_{OUT}$  إلى الجهد  $V_0$  عن طريق حل المعادلة التفاضلية الناتجة من مساواة تيار السعة خلال  $C_{out}$  بالتيار خلال المشغَّل :

$$C_{out} \frac{dV_{OUT}}{dt} = -\beta_D (V_1 - V_{TD}) V_{OUT} + \frac{\beta_D}{2} V_{OUT}^2$$

وهذه المعادلة تعطي :

$$V_{OUT} = (V_1 - V_{TD}) \frac{2e^{-t/\tau_D}}{1 + e^{-t/\tau_D}} \quad (26 - \epsilon)$$

$$\tau_D = C_{out} / g_{mD} \quad \text{حيث :}$$

$$g_{mD} = \beta_D (V_1 - V_{TD})$$

وبحل المعادلة (26 - ε) للحصول على  $(t_{dis})_2$  كفارق بين الزمن الذي عنده  $V_{OUT} = V''_{OUT}$  والزمن الذي عنده  $V_{OUT} = V_0$  نحصل على :

$$(t_{dis})_2 = \tau_D \ln \left[ \frac{2(V_1 - V_{TD})}{V_0} - 1 \right] \quad (27 - \epsilon)$$

ومن العلاقتين (25 - ε) و (27 - ε) نحصل على :

$$t_{dis} = \tau_D \left[ \frac{2V_{TD}}{V_1 - V_{TD}} + \ln \left[ \frac{2(V_1 - V_{TD})}{V_0} - 1 \right] \right] \quad (28 - \epsilon)$$

وكما تبين هذه العلاقة (28 - ε) فإن قيمة  $t_{dis}$  تقل إذا زادت النسبة  $(V_1/V_{TD})$  ، وبالتالي فكلما زاد مستوى الجهد '1' المنطقي قل زمن التفريغ .

ونظراً لأن  $(t_{dis})_2 \gg (t_{dis})_1$  ،  $V_1 \gg V_{TD}$  ،  $V_1 \gg V_0$

فيمكن تبسيط العلاقة (28 - ε) إلى الصورة :

$$t_{dis} = \tau_D \ln \frac{2V_1}{V_0} = \tau_D \ln \frac{V_1}{V_0} = \frac{C_{out}}{\beta_D (V_1 - V_{TD})} \ln \frac{V_1}{V_0} \quad (28 - \epsilon \text{ أ})$$

أى أن  $t_{dis}$  يتناسب طردياً (خطياً) مع كل من  $C_{out}$  ،  $\beta_D^{-1}$  و  $(V_1 - V_{TD})^{-1}$  ، بينما يتناسب لوغاريتمياً مع  $V_1/V_0$  . وبالتالي فيمكن تقليل قيمة  $t_{dis}$  لقيمة  $C_{out}$  معطاة عن طريق زيادة النسبة  $(W/L)_D$  أو زيادة معامل جهد الحث (التشغيل) (driving voltage factor)  $(V_1 - V_{TD})$  .

### ٤ - ٣ - ٢ - زمن الشحن $t_{ch}$ (The Charging Time)

من المعلوم أنه أثناء زمن الشحن يكون المشغل عاطلاً ، ويتم شحن  $C_{OUT}$  خلال الحمل كما هو مبين في شكل ٤ - ٧ - ج . وهناك أربعة أنواع للحمل نشير إليها فيما يلي :

#### الحالة الأولى : الحمل من النوع التحسينى المشبع

(Saturated Enhancement-Type Load)

بمساواة التيار السعوى (capacitive current) خلال  $C_{out}$  بالتيار خلال الحمل نحصل على المعادلة التفاضلية التالية لجهد الإخراج  $V_{OUT}$  :

$$C_{out} \frac{dV_{OUT}}{dt} = \frac{\beta_L}{2} [V_{DD} - V_{OUT} - V_{TL}]^2$$

مع الشرط الابتدائي :

$$\text{at } t = 0 , V_{OUT} = V_0$$

وحل المعادلة هو :

$$V_{OUT} = (V_1 - V_0) \frac{t/\tau_L}{2 + t/\tau_L} + V_0$$

وبالتالى نحصل على :

$$t_{ch} = \tau_L \left[ \frac{V_1 - V_0}{V_0} \right] = \tau_L \left[ \frac{V_1}{V_0} - 1 \right] = \tau_L \frac{V_1}{V_0} \quad (29 - \epsilon)$$

حيث

$$\tau_L = \frac{C_{out}}{g_{mL}}$$

$$g_{mL} = \beta_L (V_{DD} - V_{TL})$$

ويتضح من العلاقة (29 - ε) أن زمن الشحن يتناسب مع الثابت الزمني  $\tau_L$  (time constant) . ونلاحظ كذلك أن تقليل قيمة  $C_{out}$  أو زيادة قيمة  $\beta_L$  ( أى حجم نبیطة الحمل ) أو زيادة معامل الجهد  $(V_{DD} - V_{TL})$  (voltage factor) سوف يؤدي إلى تقليل قيمة  $t_{ch}$  . وبالإضافة إلى هذا فإن تقليل التارجح المنطقي  $V_1$

وهذا يعطى

$$t_{ch} = \tau_c \frac{1}{1-m} \ln \left[ \frac{\left(1 - m \frac{V_1}{V_{DD}}\right) \left(1 - \frac{V_0}{V_{DD}}\right)}{\left(1 - m \frac{V_0}{V_{DD}}\right) \left(1 - \frac{V_1}{V_{DD}}\right)} \right]$$

$$= 2 \frac{C_{out}}{\beta_L V_{DD}} \frac{m}{1-m} \ln \left[ \frac{\left(1 - m \frac{V_1}{V_{DD}}\right) \left(1 - \frac{V_0}{V_{DD}}\right)}{\left(1 - m \frac{V_0}{V_{DD}}\right) \left(1 - \frac{V_1}{V_{DD}}\right)} \right]$$

$$0 \leq m < 1 \quad (٣٠ - ٤)$$

$$m = \frac{V_{DD}}{2(V_{GG} - V_{TL}) - V_{DD}} \quad \text{حيث:}$$

والمعامل  $m$  يعد مقياساً لأحوال الانحياز على الحمل (biasing conditions on the load). فإذا كان  $V_{GG} \gg V_{TL}$  و  $V_{GG} \gg V_{DD}$  فإن  $m$  تتحول إلى الصفر ويعمل ترانزستور الحمل (load transistor) MOS كمقاومة. وإذا ما اقتربت قيمة  $m$  من الوحدة، أي اقتربت قيمة  $(V_{GG} - V_{TL})$  من  $V_{DD}$  فإن الحمل غير المشبع يقترب من الحمل المشبع. ولاحظ أن العلاقة (٣٠ - ٤) غير صحيحة في الحالة  $m = 1$ .

ومن الواضح أنه كلما اقتربت  $m$  من الصفر، فإن  $t_{ch}$  تقترب من الصفر. وتقليل قيمة  $C_{out}$  أو زيادة قيمة  $\beta_L$  أو زيادة قيمة  $V_{DD}$  يؤدي إلى تقليل قيمة  $t_{ch}$ . وبسبب تأثير انحياز البوابة الخلفية (back-gate bias effect) أثناء الشحن - عند حساب  $m$  - يمكننا أخذ قيمة  $V_{TL}$  كقيمة تشاؤمية كما فعلنا في الحالة الأولى، أو يمكننا أخذها كقيمة متوسطة لدى الجهد  $V_0 \leq V_{OUT} \leq V_1$  فمثلاً يمكننا أخذها

$$\text{عند:} \quad V_{OUT} = \frac{V_1 + V_0}{2}$$

(أو تقليل النسبة  $V_1/V_0$  على حساب تقليل حدود الضوضاء (noise margins) سوف يؤدي أيضاً إلى تقليل قيمة  $t_{ch}$  وعندما ترتفع قيمة جهد المخرج (output voltage) أثناء الزمن  $t_{ch}$  فإن انحياز الحمل بين المصدر والقوام (substrate-source bias of the load) تزداد قيمته، وبالتالي فإن قيمة الجهد  $V_{TL}$  تزداد. وهكذا فعند حساب  $g_{mL}$  يمكننا أخذ  $V_{TL}$  كقيمة متوسطة في المدى  $V_0 \leq V_{OUT} \leq V_1$ . إلا أننا قد نحصل على قيمة تشاؤمية تساوي  $t_{ch}$  إذا اعتبرنا أن  $V_{TL}$  هي القيمة العظمى (maximum value) حيث  $V_{OUT} = V_1$ .

الحالة الثانية: الحمل من النوع التحسيني غير المشبع:

Nonsaturated Enhancement-Type Load

كما فعلنا في الحالة الأولى يمكننا استنتاج المعادلة التفاضلية التي تصف جهد المخرج  $V_{OUT}$ :

$$C_{out} \frac{dV_{OUT}}{dt} = \frac{\beta_L V_{DD}^2}{2m} \left(1 - \frac{V_{OUT}}{V_{DD}}\right) \left(1 - m \frac{V_{OUT}}{V_{DD}}\right)$$

ولحساب  $t_{ch}$  نحتاج لإجراء التكامل

$$t_{ch} = \int_{t@V_{OUT}=V_0}^{t@V_{OUT}=V_1} dt$$

$$\frac{V_{OUT}}{V_{DD}} = \frac{V_1}{V_{DD}}$$

$$= C_{out} \frac{2m}{\beta_L V_{DD}} \int \frac{d(V_{OUT}/V_{DD})}{\left[1 - \frac{V_{OUT}}{V_{DD}}\right] \left[1 - m \frac{V_{OUT}}{V_{DD}}\right]}$$

$$\frac{V_{OUT}}{V_{DD}} = \frac{V_0}{V_{DD}}$$

### الحالة الثالثة : الحمل من النوع الاستنزافي

#### Depletion-Type Load

بفرض أن تيار الحمل ثابت أثناء وقت الشحن عندما يزداد جهد المخرج من  $V_0$  إلى  $V_1$  فإن :

$$t_{ch} = \frac{C_{out} V_i}{I_0} \quad (٣١ - ٤)$$

حيث  $I_0$  يعطى بالعلاقة (٤ - ١٦ - ١) ، وتستخدم قيمة متوسطة للجهد  $V_{TL}$  . ويمكن تقليل وقت الشحن بتقليل قيمة  $V_i C_{out}$  أو بزيادة قيمة  $I_0$  حيث يمكننا زيادة قيمة  $I_0$  عن طريق زيادة قيمة  $V_{TL}$  أو قيمة  $\beta_L$  .

### الحالة الرابعة : الحمل المقاوم

#### Resistive Load

يمكننا من تحليل دائرة RC بسيطة الحصول على العلاقة

$$t_{ch} = R_L C_{out} \ln \frac{V_{DD} - V_0}{V_{DD} - V_1} \quad (٣٢ - ٤)$$

### ٤ - ٣ - ٢ - ٣ مقايضات القدرة والتأخر في دوائر NMOS

#### NMOS Delay-Power Tradeoffs

رأينا سابقا أن العاكس الاستاتيكي (static inverter) NMOS يستهلك قدرة  $P_{DC}$  فقط عندما يكون جهد المخرج منخفضا .

$$P_{DC|av} = \frac{1}{2} I_0 V_{DD} \quad (٣٣ - ٤)$$

حيث  $I_0$  هو التيار  $P_{DC}$  للعاكس عندما يكون جهد المخرج منخفضا . وبالإضافة إلى هذه المركبة لتبديد القدرة فهناك مركبة قدرة انتقالية (transient power component) بسبب تحويل (switching) سعة عقدة المخرج  $C_{out}$  ، وهذه تُعطى بالعلاقة :

$$P_t = C_{out} V_i^2 f \quad (٣٤ - ٤)$$

حيث  $V_i$  هو التارجح المنطقي و  $f$  هو تردد التحويل (switching frequency) وأقصى تردد للتحويل يعطى بالعلاقة :

$$f_{max} = 1 / (t_{ch} + t_{dis})$$

ولتوضيح أهمية المقايضة في تصميم الدوائر الرقمية MOS بين التأخر وتبديد القدرة ندرس حالة عاكس استاتيكي ذي حمل من النوع الاستنزافي ، ونفرض أن  $t_{dis} \ll t_{ch}$  وأن العاكس في منتصف الوقت . وبالتالي فإن التبديد الكلي للقدرة عند أقصى تردد للتحويل يعطى بالعلاقة

$$P = \frac{1}{2} I_0 V_{DD} + (C_{out} V_i^2 / t_{ch})$$

ومتوسط التأخر الزمني للعاكس (inverter average delay time) يعطى بالعلاقة

$$\tau_D = \frac{t_{ch} + t_{dis}}{2} = \frac{t_{ch}}{2} = \frac{C_{out} V_i}{2 I_0}$$

$Q_2$  . والحمل السعوى للعقدة 2 عبارة عن السعة بين المصدر والبوابة والسعة بين المصدر والبوابة (gate-source and the gate-drain capacitances) في الترانزستور  $Q_1$  وذلك بدلا من السعة  $C_{out}$ . وهكذا فإن  $Q_1$  يعزل العقدة 2 عن سعة الحمل (load capacitance)  $C_{out}$ . ويعمل الترانزستوران  $Q_1$  و  $Q_2$  في صيغة الدفع والجذب (push-pull mode) لشحن وتفريغ  $C_{out}$ ، ومن هنا أعطى الاسم: دائرة الدفع والجذب للحث "push-pull driver". وعندما يُدار الترانزستور  $Q_1$  فإن الترانزستور  $Q_2$  يُعطل، والعكس صحيح. ويمكننا افتراض أن الدائرة تتكون من ترانزستور متتبع المصدر  $Q_1$  وحمل قابل للتحويل (switchable load)  $Q_2$  أو ترانزستور حث  $Q_2$  وحمل قابل للتحويل  $Q_1$ .

وتسمح عملية الدفع والجذب بتيارات شحن وتفريغ عالية تؤدي إلى أوقات تحويل صغيرة. ويمكن للترانزستور  $Q_1$  أن يكون من النوع التحسيني أو النوع الاستنزافي. فإذا كان من النوع التحسيني فإن دائرة الدفع والجذب للحث لا تستهلك قدرة ت م نظرا لأن الترانزستور  $Q_1$  أو الترانزستور  $Q_2$  يكون عاملا (on) أثناء حالة الثبات (steady state). وهكذا فليس هناك أى متطلبات ت م على النسبة  $[(W/L)_2/(W/L)_1]$  ويقال أن الشكل التكويني للدائرة (circuit configuration) عديم النسبة "ratioless". إلا أن الجهد عند العقدة رقم 3 يتعرض لمفقودات عتبة (threshold losses). وأما في حالة الحمل من النوع الاستنزافي فإنه لا يكون هناك مفقودات عتبة ولكن على حساب استهلاك القدرة ت م.

وبالتالى فإن ناتج التأخر  $\times$  القدرة يساوى

$$\tau_{DP} = \frac{1}{4} C_{out} V_i V_{DD} + \frac{1}{2} V_i^2 C_{out} \quad (4-35)$$

$$\approx \frac{3}{4} C_{out} V_{DD}^2$$

وهذا يبين أن ناتج التأخر  $\times$  القدرة يتناسب مع  $C_{out} V_{DD}^2$ .

### ٤ - ٣ - ٣ الأشكال التكوينية لدوائر NMOS

#### NMOS Circuit Configurations

### ٤ - ٣ - ٣ - ١ الدوائر متتبع المصدر ودوائر الحث : الدفع والجذب

#### NMOS Source-Followers and Push-Pull Drivers

بالإضافة إلى العاكس NMOS الأساسى الذى درسناه فى البندين ٤ - ٣ - ١ و ٤ - ٣ - ٢ ، هناك أشكال تكوينية لدوائر أخرى يمكن استخدامها فى تصميم الدوائر الرقمية NMOS ، ومن هذه الأشكال نوعان من الدوائر : الدائرة متتبع المصدر ودائرة الحث : الدفع والجذب (الحاجز الكبير) (super buffer). وتستخدم الدوائر متتبع المصدر فى تقليل الحمل السعوى (capacitive loading) عند عقدة معينة بينما تستخدم دوائر الدفع والجذب للحث فى حث الأحمال عالية السعة (high capacitive loads) مثل الاحمال خارج الشريحة (off-chip loads).

ونظرا للتقارب بين هذين النوعين من الدوائر فسندرسهما معا بالاستعانة


بشكل ٤ - ٨ .

يتكون العاكس الاستاتيكي المبين فى شكل ٤ - ٨ من ترانزستور حث Q وحمل . وتقوم عقدة المخرج فى هذا العاكس ( وهى العقدة رقم 2 ) بحث الترانزستور متتبع المصدر  $Q_1$  . وحمل متتبع المصدر هذا هو عبارة عن الترانزستور القابل للتحويل

وبدء التحميل يسمح لبوابة ترانزستور الحمل NMOS أن تزيد عن الجهد  $V_{DD}$  أثناء التحويل ، وهذا بدوره يسمح للحمل أن يعمل في منطقة عدم التشبع . والدائرة الأساسية مبينة في شكل ٤ - ٩ - أ وتكون من ترانزستور حمل  $Q_1$  وترانزستور انجياز  $Q_2$  ومكثف  $C$  (capacitor) MOS. ويسمح ترانزستور الانجياز  $Q_2$  للعقدة 1 أن تعوم (float) عند الجهد  $(V_{DD} - V_{T2})$  حيث  $V_{T2}$  هو جهد العتبة للترانزستور  $Q_2$  . وعندما يهبط جهد المدخل فإن جهد المخرج يزداد بقدر  $\Delta V$  . وبسبب التقارن السعوي (capacitive coupling) فإن العقدة 1 تزداد بقدر  $\Delta V'$  حيث  $\Delta V' = \Delta V C / C_1 + C$  أي أنه إذا كان  $C \gg C_1$  حيث  $C_1$  هي السعة الطفيلية (parasitic capacitance) للعقدة 1 ، فإن  $\Delta V' \approx \Delta V$  وفي النهاية يصبح  $\Delta V = V_{DD}$  ويمكن للجهد عند العقدة 1 أن يصل للقيمة  $(2V_{DD} - V_{T2})$  وبذلك يسمح للترانزستور  $Q_1$  أن يعمل في منطقة عدم التشبع .

ويجب ملاحظة أنه عندما يزيد جهد العقدة 1 عن  $V_{DD}$  فإن الترانزستور  $Q_2$  يعطّل (shuts off) ويعزل العقدة 1 عن بقية الدائرة .

كما يجب ملاحظة أن بدء التحميل عملية ديناميكية تحدث عندما يتحول (switches) جهد المخرج . وإذا كانت سعة عقدة المخرج  $C_{out}$  كبيرة وازداد جهد المخرج يبطء فإن تقارن بدء التحميل (bootstrap coupling) بين عقدة المخرج والعقدة 1 يحدث بمعدل أبطأ . ويمكن حل تلك المشكلة بعزل سعة عقدة المخرج  $C_{out}$  عن حمل بدء التحميل باستخدام متتبع مصدر (source-follower) كما هو مبين في شكل ٤ - ٩ - ب . وتتكون مرحلة العزل من ترانزستور بادئ التحميل (bootstrapped transistor)  $Q_3$  وترانزستور حث  $Q_4$  . وعقدة المخرج تصبح الآن معزولة عن حمل بدء التحميل .



شكل ٤ - ٨  
دائرة NMOS دفع وجذب للحث  
NMOS push-pull driver

#### Bootstrapped Loads

#### ٤ - ٣ - ٣ - ٢ الأحمال بادئة التحميل

رأينا في البند ٤ - ٣ - ١٢ أنه عند تشغيل ترانزستور الحمل NMOS (load transistor) في منطقة عدم التشبع عن طريق ربط بوابته عند الجهد  $V_{GG}$  حيث  $V_{GG} > V_{DD} + V_{TL}$  فإن مفقودات العتبة تنعدم والأداء العابر (transient performance) يتحسن . ويمكننا الحصول على هاتين النتيجةين دون الحاجة إلى منبع قدرة إضافي  $V_{GG}$  وذلك عن طريق بدء تحميل الحمل (bootstrapping the load) .

### ٤ - ٣ - ٣ - ٣ بوابات الإرسال NMOS



#### NMOS Transmission Gates

تستخدم بوابة الإرسال NMOS في تصميم الدوائر الرقمية NMOS الاستاتيكية والديناميكية، وتتكون من ترانزستور وحيد كما هو مبين في شكل ٤ - ١٠، وهي ببساطة عبارة عن مفتاح متماثل (symmetrical switch) يتحكم فيه الجهد عند العقدة 1. فإذا كان هذا الجهد أكبر من  $V_T$  فإنه يتم التوصيل بين العقدتين 2, 3 عبر مقاومة التوصيل (on resistance) في نبيطة NMOS، وإن كان الجهد أقل من  $V_T$  فإن نبيطة NMOS تتعطل ويتم الفصل بين العقدتين 2, 3 بدائرة مفتوحة (open circuit). وهكذا فيمكن استخدام بوابة الإرسال كبوابة AND ذات مدخلين حيث يكون المدخلان عند العقدتين 1, 2 (أو 3) والمخرج عند العقدة 3 (أو 2).

ويجب عند تصميم بوابات الإرسال NMOS أن ندخل في الاعتبار تأثير انخياز البوابة الخلفية. وبذلك فإن الجهد  $V_T$  يعد دالة في الجهد عند كل من العقدتين 2, 3، وهما يأخذان دور المصدر أو المصب بناء على قيمتي الجهد عندهما. ويمكن تقليل مقاومة التوصيل لنبيطة NMOS بزيادة النسبة  $W/L$  أو معامل حث الجهد (Voltage driving factor)  $[(V \text{ at node } 1) - V_T]$ .

وبسبب التقارن السعوي بين العقدة 1 والعقدتين 2, 3 يظهر جهد تغذية داخلية (feed-through voltage) عند العقدتين 2, 3 عندما يتغير الجهد عند العقدة 1. ويجب تقييم تأثير جهد التغذية الداخلية على الأداء الكلي للدائرة حيث نستخدم بوابة الإرسال.

ويعتبر الجهد عند العقدة 1 هو الجهد عند العقدة 1. وبذلك فإن الجهد  $V_T$  يعد دالة في الجهد عند كل من العقدتين 2, 3، وهما يأخذان دور المصدر أو المصب بناء على قيمتي الجهد عندهما. ويمكن تقليل مقاومة التوصيل لنبيطة NMOS بزيادة النسبة  $W/L$  أو معامل حث الجهد (Voltage driving factor)  $[(V \text{ at node } 1) - V_T]$ .



شكل ٤ - ٩

(أ) استخدام حمل بادىء التحميل  
(ب) استخدام حمل معزول بادىء التحميل


ويصعب تغييره بالتصميم ليقابل متطلبات الدائرة المختلفة . وأهم عيب هو عدم قدرة الشكل التكويني على إعطاء الأداء الشبيه بالثنائية القطبية (bipolar-like performance) مع التأخيرات في مدى النانوثانية حتى مع استخدام نبائط VLSI NMOS عالية الأداء .

وأحد الأشكال التكوينية الذي يمكن استخدامه في الدوائر المنطقية MOS هو الشكل التكويني المنطقي ذو الصيغة التيارية (Current-mode Logic configuration)(CML) . وهذا الشكل يؤدي إلى تشغيل تماثل على السرعة ، وحدود ضوضاء متساوية ، وأوقات ارتفاع وانخفاض (rise and fall times) متساوية . والتشغيل التماثل يسمح بتشغيل عند تأرجح منطقي أقل وبالتالي يؤدي إلى زيادة أكبر في سرعة التشغيل . وبالإضافة إلى هذا فإن وجود كل من الدالة المنطقية عند المخرج ومكملتها ( الدالة NOR والدالة OR ) يؤدي إلى مرونة في التصميم المنطقي ويعطي اشارتين متكاملتين (complementary signals) عند المخرج لحث التوصيلات البينية الطويلة .

ويعطى شكل ٤ - ١١ البوابة MOS CML الأساسية . وهذه البوابة تتكون من مرحلة تفاضلية ومرحلتى متتبع المصدر . وجهد المرجع  $V_T$  يؤسسه داخلياً كل من  $Q_{IN}$  و  $Q_R$  . ونختار  $V_T$  ليكون  $V_{DD}/2$  أى أنه في تصميم 5V يكون  $V_T = 2.5 V$  حيث

$$V_T = |V_{T1}|Q_R + |V_{T2}|Q_{IN}$$

حيث  $Q_{IN}$  و  $Q_R$  هما جهدا العتبة للترانزستورين  $Q_{IN}$  و  $Q_R$  على الترتيب ، عند قيم التشغيل لانحياز القوام . ويبدأ تصميم بوابة MOS CML باختيار قيمة للجهد  $V_T$  وتحديد التفاوتات المسموح بها في هذه القيمة . وكلما كان التفاوت أضيق ، قل تأرجح البوابة المنطقي وزادت السرعة .



شكل ٤ - ١٠  
 (أ) تخطيط الدائرة  
 بوابة إرسال NMOS  
 (ب) الرمز المنطقي

### ٤ - ٣ - ٣ - ٤ الدائرة المنطقية NMOS ذات الصيغة التيارية NMOS Current Mode Logic

منذ بدء استخدام نبائط MOS في أوائل الستينات وهذه النبائط تُستخدم أساساً في الأشكال التكوينية لدوائر الجذب لأعلى والجذب لأسفل (Pull-up-pull-down) (PUD) . وهذه الأشكال في الدوائر المنطقية NMOS الاستاتيكية ذات القناة الواحدة (Single channel static NMOS Logic) لها عدة عيوب هامة وهي : علو قيمة ناتج التأخر  $\times$  القدرة ، والحساسية العالية للتوصيلات البينية ، العمل الاستاتيكي والديناميكي غير التماثل ( حدود ضوضاء غير متساوية ، وأوقات شحن وتفريغ غير متساوية ) ، والتأرجح المنطقي الذي يعتمد بدرجة كبيرة على قيمة منبع القدرة ،

ونظرا لأن بوابة MOS CML تعتمد لتشغيلها على انخفاضات الجهد بين البوابة والمصدر (gate-source voltage drops)  $V_{GS}$  للترانزستورات المختلفة، فمن المهم أن نختبر تحليليا (analytically) قيمة  $V_{GS}$  لنبيطة MOS، وهذه القيمة تُعطى بالعلاقة:

$$V_{GS} = V_T + \sqrt{\frac{2I}{n(2-n)K'(W/L)}} \quad (٣٦ - ٤)$$

حيث  $I$ : تيار المصدر والمصب للتشغيل

(operating drain-source current)

$$n = \frac{V_{DS}}{V_{GS} - V_T}$$

إذا كان الترانزستور مشبعا ... 1

إذا كان الترانزستور غير مشبع ... <1

$$V_T = V_{T0} + \Delta V_T(V_{BB}) - \Delta V_T(V_{DS})$$

$V_{T0}$  هو هذا الجزء من جهد العتبة الذي هو دالة فقط في وسطاء التشغيل

(operating parameters) وليس دالة في جهود التشغيل

(processing parameters) وهو الإزاحة (shift)  $\Delta V_T(V_{BB})$  في جهد العتبة بسبب انحياز جهد

المصدر والقوام  $V_{BB}$ .  $\Delta V_T(V_{DS}) = 0$  لمبائط MOS التي ليس عندها تأثيرات

القناة القصيرة (short-channel effects) أي النبائط ذات وسطاء التشغيل

مضبوطة القياس (devices with proper scaled processing parameters)

وتبين المعادلة ٤ - ٣٦ أن  $V_{GS}$  يعتمد على تيار التشغيل، وهذا الاعتماد


الدالي يكون أقوى إذا كان الترانزستور يشتغل في منطقة عدم التشبع. والنسبة

$[I / (W/L)]$  تتحكم في ذلك الحد المعتمد على التيار.

وبوابات NMOS CML تعطى أداء نانو ثانية عند حواصل ضرب

(تأخير × قدرة) تساوي عدة بيكوجولات (picojoules). وهذه البوابات تعطى

ونفترض هنا أن التفاوتات المقبولة للجهد  $V_T$  (والذي فرضنا أنه يساوي  $2.5 V$ ) هي  $\pm 500 mV$ . وإذا فرضنا بالإضافة إلى هذا أن حدود الضوضاء هي  $500 mV$  فإن المستويات المنطقية للبوابة تكون  $V_1 \geq 3.5 V$  و  $V_0 \leq 1.5 V$ . وهكذا فإن أقل تارجح منطقي يساوي  $2 V$ ، كما هو مبين في شكل ٤ - ١٢.



TRANSISTOR	$Q_R$	$Q_{IN}$	$Q_{L1}$	$Q_{L2}$	$Q_5$	$Q_1$	$Q_2$	$Q_3$	$Q_4$
$V_{T0}$ volts	-2.6	0.36	-2.6	-2.6	-2.6	0	-2.6	0	-2.6
$W\mu m/L\mu m$	25/ 2.5	25/ 2.5	2.5/ 2.5	2.5/ 2.5	2.5/ 2.5	25/ 2.5	10/ 2.5	25/ 2.5	10/ 2.5

شكل ٤ - ١١

بوابة NMOS CML أساسية


وبعض القيم العملية لكل من  $V_{T0}$ ،  $W/L$  لترانزستورات مختلفة

#### ٤ - ٤ دوائر NMOS الديناميكية

##### Dynamic NMOS Circuits

يمكن تقليل التأخيرات في دوائر MOS الاستاتيكية عن طريق استخدام التطورات في تكنولوجيا MOS. إلا أنه من الممكن زيادة الانتاجية (عدد الحسابات المشغلة في وحدة الزمن) في نظام MOS منطقي بتنفيذ تشغيل الدائرة على خط تعليمات (pipelining the circuit operation)، حيث لا تتراكم تأخيرات وحدات بناء النظام. ومفتاح هذه الطريقة هو أن المساهمة في التأخير من أى وحدة يكون بالنسبة لساعة رئيسية (master clock)، وهذا التأخير لا ينتقل من وحدة لأخرى. وهكذا فأقصى تردد للتشغيل لنظام منفذ على خط تعليمات يحدده تأخير وحدة وحيدة (single) إلا أنها أبطأ وحدة. والدوائر المنطقية MOS الديناميكية تؤدي ضمناً (ذاتياً) (inherently) إلى تشغيل على خط تعليمات، ويمكن أن ينفذ دوال حسابية ومنطقية بمعدل إنتاجية عال. ونظراً لأن دوائر CMOS تسيطر اليوم على تصميم دوائر MOS فنادراً ما تُستخدم دوائر NMOS الديناميكية. وفي هذا البند نناقش بعض الدوائر البسيطة من باب استكمال المعلومات ولتوضيح كيفية تشغيل دائرة MOS ديناميكية، وهذا سيساعد بإذن الله في فهم الدوائر الديناميكية CMOS التي سنناقشها في البند ٤ - ٥.

وفي الدوائر MOS الديناميكية نستخدم ساعة رئيسية (master clock) لتوليد ساعات توقيت مختلفة، والتي تُستخدم بدورها للتحكم في التشغيل الديناميكي للدائرة. ويُشار لهذه الساعات بالاسم: الساعات متعددة الأطوار (multiphase clocks)، مثلاً: طوران (2φ) (2 phase)، ثلاثة أطوار (3φ) (3 phase)، أربعة أطوار (4φ).... الخ. ومع أن عدد الساعات - من حيث المبدأ - يمكن زيادته إلى أى عدد، إلا أن استخدام أربع ساعات يُعد توفيقاً عملياً، وسنناقش هنا الدوائر ثنائية الطور فقط.



شكل ٤ - ١٢

المستويات المنطقية  $V_0$  و  $V_1$  وحدود الضوضاء (NM) والتأرجح المنطقي ( $V_I$ )

دالتين منطقيتين عند المخرج، ولأى مدخل منطقي إضافي نحتاج لإضافة ترانزستور واحد فقط، بينما بوابات CMOS تعطي دالة منطقية واحدة فقط عند المخرج، ولأى مدخل منطقي إضافي نحتاج لترانزستورين أحدهما نبيطة PMOS كبيرة الحجم.


وبوابة NMOS CML المذكورة هنا تستعمل تنفيذاً بسيطاً للجهد المرجع والمصدر التيارى والأحمال ومنتجى المصدر، فمثلاً ليس هناك سلسلة الخياز (biasing chain) للجهد  $V_r$  أو للمصدر التيارى.

والشكل التكويني لدائرة NMOS CML يمكن أن يعطى حلاً لدوائر MOS VLSI عالية الأداء ذات النانوثانية أو جزء من النانوثانية، ونتجنب بذلك دائرة السباعة المعقدة المطلوبة للدوائر الديناميكية، ونتجنب كذلك المساحة الكبيرة والتشغيل المعقد المصاحبين لدوائر CMOS. وأما أداء NMOS CML الشبيهة بالقطبية الثنائية فحصل عليه تقريباً بنصف المساحة ونصف ناتج القدرة × التأخير في حالة CML ثنائية القطبية.

وهذه العمليات الثلاث الأساسية يتم أداؤها تحت تحكم ساعتين غير متداخلتين (2 nonoverlapping clocks)  $\phi_1$  و  $\phi_2$  كما هو مبين في المنحنى الزمني (timing diagram) في شكل ٤ - ١٤ . ونفرض أن متتالية الإدخال (input sequence) هي الأرقام المنطقية : '1'- '0'- '1' . والمداخل المنطقية يتم تمثيلها بإشارات جهد تحافظ على مستوياتها أثناء دورات الساعة ( $\phi_1$  clock cycles) . وفي حالة ما إذا كان المدخل هو '1' تحدث سلسلة العمليات التالية :

أثناء الفترة الزمنية  $t_{11}$  ( زمن الشحن الأولى ) تُشحن  $C_{out1}$  أوليا خلال  $Q_{11}$  . وأثناء الفترة الزمنية  $t_{12}$  ( زمن أخذ العينات ) يقوم  $Q_{31}$  بالتوصيل ويحدث تقاسم في الشحنة بين  $C_{out1}$  و  $C_{i2}$  . وإذا كان  $C_{out1} \gg C_{i2}$  فإن مستوى الجهد عند العقدة 3 سيكون تقريبا نفس قيمته عند العقدة 2 :

$$(V \text{ at node 3}) = (V \text{ at node 2}) (C_{out1} / C_{out1} + C_{i2})$$




شكل ٤ - ١٤ المنحنى الزمني لشكل ٤ - ١٣ دورة ساعة

## الدوائر ثنائية الطور (Two-Phase (2φ) Circuits

العمليات الأساسية في الدوائر الديناميكية (2φ) هي :

- (١) شحن سعة مكثف خلال ترانزستور MOS أثناء فترة زمنية أولى ( a first time slot ) [ زمن الشحن الأولى (precharge time) ] .
- (٢) تفريغ هذه السعة منطقيا ( تفريغها أو عدم الاعتماد على الحالة - أو الحالات - المنطقية للمدخل - أو المداخل - خلال ترانزستور ( ا ت ) ( الإدخال ) أثناء فترة زمنية ثانية [ زمن التقييم (evaluation time) ] .
- (٣) نقل الحالة المنطقية ( مستوى الجهد على السعة ) إلى مدخل البوابة التالية أثناء الفترة الزمنية الصحيحة ( proper time slot ) [ زمن أخذ العينات (sampling time) ]




ويبين شكل ٤ - ١٣ عاكسين 2φ متصلين على التوالي (in cascade) . ويتكون كل عاكس من ثلاثة ترانزستورات  $Q_1, Q_2, Q_3$  ، حيث يسمح ترانزستور الشحن  $Q_1$  لسعة المخرج  $C_{out}$  بالشحن ، بينما يعطى ترانزستور الإدخال  $Q_2$  مسارا للتفريغ للسعة  $C_{out}$  ، ويسمح ترانزستور النقل (transferring transistor)  $Q_3$  بنقل شحنة بين  $C_{out}$  وسعة المدخل  $C_i$  في المرحلة التالية (next stage) .



شكل ٤ - ١٣

عاكسان 2φ متصلان على التوالي

على دوال منطقية معقدة . وكما في حالة البوابات الاستاتيكية NMOS فإن بوابات NOR تأخذ مساحة أقل من بوابات NAND . ويمكن تنفيذ البوابات القلابة باستخدام مثل هذه البوابات  $2\phi$  . ويعطى شكل ٤ - ١٦ بعض الأمثلة لاستخدام بوابات AND, OR, NOR  $2\phi$  والبوابات غير العاكسة .




شكل ٤ - ١٦  
دوائر قلابة  $2\phi$  ديناميكية

لاحظ أن معلومات الإدخال التي كانت متوفرة عند العقدة 1 أثناء الفترة  $t_{11}$  قد عكست عند العقدة 3 وأصبحت الآن متوفرة أثناء الفترة  $t_{13}$  ، أي أن معلومات الإدخال عكست بتأخير يساوي نصف وحدة ثنائية (a half-bit delay) نصف دورة ساعة (a half clock cycle) .

وأثناء الفترة الزمنية  $t_{13}$  نفسها يتم شحن  $C_{out2}$  أولاً خلال  $Q_{12}$  . أما أثناء  $t_{14}$  فبسبب انخفاض المدخل عند العقدة 3 فإن العقدة 4 تظل مرتفعة . وأثناء  $t_{21}$  يقوم  $Q_{32}$  بالتوصيل وتشارك سعة مدخل المرحلة التالية في شحنة  $C_{out2}$  ، وينتج جهد عالي عند العقدة 5 ، أي أن معلومات الإدخال عند العقدة 3 قد انعكست بتأخير آخر قدره نصف وحدة .



وسلسلة العمليات المقابلة لمدخل '0' منطقي عند العقدة 1 مبينة أيضاً في شكل ٤ - ١٤ ويمكن شرحها بطريقة مماثلة لما سبق . ويبين شكل ٤ - ١٥ رمزا منطقيا للعاكسين في شكل ٤ - ١٣ . العاكس الأول من النوع  $(\phi_1 / \phi_2)$  يقبل مدخلا عند دورات ساعة  $\phi_1$  ويعطي مخرجا عند دورات ساعة  $\phi_2$  . العاكس الثاني من النوع  $(\phi_2 / \phi_1)$  يقبل مدخلا عند دورات ساعة  $\phi_2$  ويعطي مخرجا عند دورات ساعة  $\phi_1$  . وكنتيجه لهذا لا يمكن توصيل عاكسين من نفس النوع على التوالي .



شكل ٤ - ١٥  
رمز منطقي لعاكسين  $2\phi$

ويمكن تنفيذ البوابات المنطقية بأن تحل مجموعة من الترانزستورات محل ترانزستور الإدخال  $Q_2$  في العاكس ثنائي الطور . والترانزستورات على التوازي تعطى الدالة NOR ، بينما الترانزستورات على التوالي تعطى الدالة NAND . وإذا استخدمنا خليطاً من التوصيلات على التوازي وعلى التوالي أمكننا الحصول

على اعتبارات عابرة (transient considerations) : وقت الشحن يحدد قيمة  $(W/L)_L$  ، ووقت التفريغ يحدد قيمة  $(W/L)_D$  . وميزة هذه الطريقة عدم استخدام  $V_{DD}$  أو خط أرض (ground line) وعدم تبديد قدرة ت م ، واستخدام نبائط ذات حجم صغير نسبيا لكل من الحمل والحث . إلا أن لها عيبا وهو المساهمة بسعة حمل كبيرة إلى خطوط الساعة (clock line) .



شكل ٤ - ١٧  
شكلان تكوينيان 2φ آخران

(أ) شكل تكويني ذو نسبة  
(ب) شكل تكويني بدون نسبة له ساعتان متداخلتان

وفي الدوائر 2φ يمكننا تفريع المخارج (Fanning-out) عند العقدة 3 . وفي هذه الحالة تتكون البوابة الأساسية من  $Q_1$  و  $Q_2$  يتبعها ترانزستور النقل  $Q_3$  . وفي هذه الحالة أيضا تضاف ساعات التوصيل البيني إلى ساعات العقدة 3 . وكبدليل لما سبق يمكننا تفريع المخارج عند العقدة 2 . وفي هذه الحالة تتكون البوابة الأساسية من ترانزستور نقل  $Q_3$  يتبعه  $Q_1$  و  $Q_2$  . وهكذا فلكل مدخل نحتاج إلى ترانزستور  $Q_3$  وترانزستور  $Q_2$  . وساعات التوصيل البيني في هذه الحالة تضاف إلى ساعات العقدة 2 . وميزة هذه الطريقة لتفريع المخارج أن تكون  $C_{out} > C_i$  وبالتالي يحدث اقتسام شحنة بكفاءة عالية (efficient charge sharing) أثناء زمن أخذ العينات . إلا أن الطريقة الأولى تستخدم عددا أقل من الترانزستورات وفيها عدد أقل من مناطق الانتشار .

ويمكن تعديل الدائرة 2φ الأساسية لتتلى احتياجات مختلفة . فمثلا يعطى شكل ٤ - ١٧ أحد الأشكال التكوينية حيث يعمل الترانزستور  $Q_1$  من الجهد  $V_{DD}$  ، بينما تؤقت (clocked) بوابته مع  $\phi_1$  . ويؤقت ترانزستور النقل  $Q_3$  مع  $\phi_2$  . ويستهلك العاكس ( $Q_1$  و  $Q_2$ ) قدرة عندما يكون  $\phi_1$  مرتفعا ، ويبنى تصميمه على أساس تصميم العاكس الاستاتيكي الذي درسناه في البند ٤ - ٣ . ولاحظ في الشكل التكويني المبين في شكل ٤ - ١٣ أن كلا من بوابة ومصب ترانزستور الحمل مؤقت مع  $\phi_1$  ، وهذا يؤدي إلى توفير خط القدرة (saving the power line)  $V_{DD}$  وتصميم العاكس مبني كذلك على أساس تصميم العاكس الاستاتيكي . والشكل التكويني هو أيضا شكل ذو نسبة (ratioed configuration) .




وفي شكل ٤ - ١٧ - ب نلاحظ أن كلا من ترانزستوري الحمل والحث مؤقت باستخدام  $\phi_1$  وفي هذه الحالة لا يوجد مسار ت م . والقدرة المبددة في العاكس عبارة عن قدرة عابرة فقط وقيمتها  $C_{out} V_i^2 f$  . وبالإضافة إلى هذا فبسبب غياب مسار ت م ، لا يطلب من ترانزستوري الحمل والحث تحقيق أي متطلبات ت م . ونتيجة لهذا فليس هناك حاجة إلى نسبة بين  $(W/L)_D$  و  $(W/L)_L$  . وفي هذه الحالة يتم تحديد قيمة  $(W/L)$  لكلي الترانزستورين بناء

٤ - ٥ دوائر MOS (CMOS) المكتملة (Complementary MOS (CMOS) Circuits

إذا استخدمنا دائرة MOS قناة P- (p-channel MOS) كحمل بالنسبة لدائرة حث MOS قناة n- (n-channel MOS driver) فإن ذلك يعطينا العاكس CMOS المكتمل الأساسي كما هو مبين في شكل ٤ - ١٨ - أ. ويمكن تنفيذ البوابات المنطقية والدوائر القلابية باستخدام الزوج المكتمل (complementary pair). وللدوائر الرقمية CMOS عدة مميزات من بينها الحصانة العالية ضد الضوضاء (high noise immunity)، والعمل على مدى واسع من جهود منبع القدرة، وتبديد القدرة المنخفض، والسرعة العالية نسبياً، والقدرة على موازنة العائلات المنطقية الأخرى. وأهم عيب لهذه العائلة هو استهلاك مساحة سيليكون كبيرة نسبياً بسبب الحاجة إلى أزواج MOS المكتملة لكل مدخل منطقي مضاف كما سنرى بإذن الله في البند ٤ - ٥ - ٢.

ويمكن صناعة دوائر CMOS باستخدام تكنولوجيا CMOS لبئر P- أو لبئر N- أو الحوض المزدوج (P-well, N-well or twin-tub CMOS technologies). وفي تكنولوجيا CMOS لبئر P- تكون المادة البدائية (starting material) هي طبقة قوام سيليكون N- وتستخدم لصناعة نبائط PMOS، بينما يستخدم بئر P- منتشر أو مزروع أيونياً (diffused or ion implanted P-well) لصناعة نبائط NMOS.

وتستخدم تكنولوجيا CMOS لبئر N- على نطاق واسع في الوقت الحاضر، حيث تُستعمل طبقة القوام سيليكون P- كأداة بدائية، وتستخدم في صناعة نبائط NMOS، بينما يُستخدم بئر N- المزروع أيونياً في صناعة نبائط PMOS. وفي تكنولوجيا CMOS للحوض المزدوج تكون المادة البدائية سيليكون ذو مقاومة عالية، ويُستخدم حوضان P, N مزروعان أيونياً لصناعة نبائط PMOS, NMOS على الترتيب.



شكل ٤ - ١٨ عاكس CMOS

- (أ) مخطط الدائرة  
(ب) منحنى خاصية الانتقال  
(ج) التيار I مقابل الجهد VIN  
(د) مقطع مستعرض في تكنولوجيا CMOS لبئر N -

ويبين شكل ٤ - ١٨ - د مقطعا مستعرضا في نبائط PMOS , NMOS في تكنولوجيا CMOS لبتر - N . كما يبين الشكل الصمامات الثنائية الطفيلية :  $D_1$  وهو صمام وصلة طبقة القوام والمصدر / المصب ، و  $D_2$  وهو صمام وصلة البئر والمصدر / المصب ، و  $D_3$  وهو صمام وصلة البئر وطبقة القوام . وهذه الصمامات الثلاثة تُكوّن ما يسمى بالثيرستور ذي الثلاث وصلات (three junction SCR) (thyristor) أو « المقوم الترانزستوري » والذي قد يُعلق لأعلى (latch-up) أثناء عمل الدائرة . وتُستخدم طرق معينة لتقليل هذا الخطر في عمل الدائرة إلى أقل درجة ممكنة .

#### ٤ - ٥ - ١ العاكس الاستاتيكي CMOS

##### The CMOS Static Inverter

#### ٤ - ٥ - ١ - ١ التحليلات م (DC Analysis)

يمكن شرح عمل العاكس الأساسي بسهولة بالاستعانة بمنحنى خاصية الانتقال المبين في شكل ٤ - ١٨ - ب ، وذلك كما يلي :

( ١ ) إذا كان  $V_{IN} = V_0$  ،  $V_0 < V_{TN}$  ( أى أن صفرا منطقيا '0' ) حيث  $V_{IN} = V_0$  ،  $V_0 < V_{TN}$  ( أى أن جهد العتبة للترانزستور  $Q_N$  ) فإن  $Q_N$  يكون معطلا . وإذا كان  $|V_0 - V_{DD}| > |V_{TP}|$  حيث  $V_{TP}$  هو جهد العتبة للترانزستور  $Q_P$  ، فإن  $Q_P$  يكون عاملا ( موصلا ) . وجهد المخرج في هذه الحالة يعطى بالعلاقة :

$$V_{OUT} = V_1 = V_{DD} - V_P \quad (٤ - ٣٧) :$$

حيث  $V_P$  هو الهبوط في الجهد عبر  $Q_P$  ، ويُعطى بالعلاقة :

$$V_P = I_P R_P \simeq I_P \frac{1}{\beta_P [(V_{DD} - V_0) - |V_{TP}|]}$$

حيث  $I_P$  هو التيار الذى يمد به  $Q_P$  كلا من  $Q_N$  والأحمال . فإذا كان العاكس مُحَمَّلًا ببوابات MOS - كما هو الحال عادة - فإن  $I_P$  يكون مهملا

في حدود قيمة تيار التسرب من وصلات طبقة القوام مع المصدر والمصب ، و  $V_1 = V_{DD}$  . أما إن لم يكن  $I_P$  مهملا فيمكن بزيادة  $\beta_P$  ( أى حجم  $Q_P$  ) تحقيق العلاقة  $V_P \ll V_{DD}$  وبالتالي  $V_1 = V_{DD}$  .

( ٢ ) إذا كان  $V_{IN}$  واحدا منطقيا '1' ( أى أن  $V_{IN} = V_1$  ،  $V_1 > V_{TN}$  )

فإن  $Q_N$  يكون موصلا . فإذا كان  $|V_1 - V_{DD}| < |V_{TP}|$  فإن  $Q_P$  يكون عاملا ، ويُعطى جهد المخرج في هذه الحالة بالعلاقة :

$$V_{OUT} = V_0 = V_N \quad (٤ - ٣٨)$$

حيث  $V_N$  هو الهبوط في الجهد عبر  $Q_N$  ويعطى بالعلاقة :

$$V_N = I_N R_N = I_N \frac{1}{\beta_N (V_1 - V_{TN})}$$

حيث  $I_N$  هو التيار الذى يتلعه  $Q_N$  ( sunk by ) من  $Q_P$  ومن الأحمال . فإذا كانت الأحمال ببوابات MOS فإن  $I_N$  يكون تيار تسرب ، و  $V_{IN} = 0$  . أما إن كانت الأحمال دوائر ثنائية القطبية فإن  $I_N$  قد تكون له قيمة معتبرة . وفي هذه الحالة يمكن تقليل  $V_0$  بزيادة  $\beta_N$  .

وهكذا فيمكن جعل المستويات المنطقية لعاكس CMOS قريبة من  $V_{DD}$  والأرض ، وينتج تآرجح منطقي  $V_i$  في حدود قيمة  $V_{DD}$  . وهذه من إحدى الخصائص الرئيسية لبوابات CMOS . وجهد العتبة لبوابة منطقية CMOS يكون قريبا من  $V_{DD}/2$  إذا استُخدمت نبائط متماثلة ، أى إذا كانت  $\beta_N = \beta_P$  . ويمكن تحقيق الشرط  $\beta_N = \beta_P$  إذا كان

$$\left[ \left[ \frac{W}{L} \right]_P / \left[ \frac{W}{L} \right]_N \right] = \frac{\mu_N}{\mu_P} \simeq 2.5$$

وبالتالى تنتج حدود ضوضاء متساوية  $(V_{DD}/2)$  ، وهذه خاصية أخرى

من خصائص ببوابات CMOS .

وكما هو مبين في شكل ٤ - ١٨ - ج فإن تيار البوابة  $I$  يمر بين  $V_{DD}$  والأرض فقط عندما يكون كل من  $Q_N$  و  $Q_P$  موصلا ، أى أثناء فترة الانتقال . وأما أثناء حالتى الثبات (steady states) فإن  $I = I_{leakage}$  .

### التحليل العابر (Transient Analysis)

نفرض أن لدينا عاكسا CMOS ذا جهد مدخل بخطوة مثالية من 0 إلى  $V_{DD}$ . يمكننا حساب زمن الشحن وزمن التفريغ باتباع الطريقة المشار إليها في بند ٤ - ٣ - ٢. وزمن التفريغ  $t_{dis}$  والذي هو عبارة عن الزمن اللازم لتفريغ سعة المخرج  $C_{out}$  خلال  $Q_N$  من مستوى منطقي عند المخرج يساوي  $V_1 = V_{DD}$  إلى مستوى منطقي عند المخرج يساوي  $V_0 - V_0$  يُعطى بالعلاقة:

$$t_{dis} = \tau_N \left[ \frac{2}{\frac{V_{DD}}{V_{TN}} - 1} + \ln \left[ \frac{2(V_{DD} - V_{TN})}{V_0} - 1 \right] \right] \quad (٤١ - ٤)$$

حيث

$$\tau_N = \frac{C_{out}}{g_{mN}} = \frac{C_{out}}{\beta_N (V_{DD} - V_{TN})}$$

ولاحظ أن المعادلة (٤١ - ٤) شبيهة بالمعادلة (٢٨ - ٤). ونظرا لهذا التشابه فإن زمن الشحن  $t_{ch}$  والذي هو عبارة عن الزمن اللازم لشحن  $C_{out}$  خلال  $Q_P$  من  $V_0$  إلى  $V_1$  يعطى بالعلاقة:

$$t_{ch} = \tau_P \left[ \frac{2}{\frac{V_{DD}}{|V_{TP}|} - 1} + \ln \left[ \frac{2(V_{DD} - |V_{TP}|)}{V_{DD} - V_1} - 1 \right] \right]$$

حيث:

$$\tau_P = \frac{C_{out}}{g_{mP}} = \frac{C_{out}}{\beta_P (V_{DD} - |V_{TP}|)}$$

ومن الجدير بالملاحظة أنه يمكن تبسيط كل من العلاقتين (٤١ - ٤) و (٤٢ - ٤) كما فعلنا في (٢٨ - ٤ - أ).

وهناك وسيط عابر (transient parameter) مفيد آخر وهو التأخر خلال عاكس CMOS، ونرمز له بالرمز  $\tau_D$  ويُعرف بأنه زمن التأخر بين موجتي

ويُعطى تبديد القدرة  $P_{DC}$  م للبوابة بالعلاقة

$$P_{DC} = V_{DD} I_{leakage} \quad (٣٩ - ٤)$$


وهذا القدر من تبديد القدرة يُعدُّ مركبة مهملة من تبديد القدرة الكلي للبوابة كما سنشرح ذلك.

واضح من شكل ٤ - ١٨ - ب أن أقل قيمة للجهد  $V_{DD}$  تعطى بالعلاقة:

$$V_{DD} |_{min} = V_{TN} + |V_{TP}| \quad (٤٠ - ٤)$$

فإن كان  $V_{DD}$  أقل من هذه القيمة فإن البوابة تتعرض لخاصية انتقال التخلف (hysteresis transfer characteristic) كما هو مبين في شكل

٤ - ١٩، ولا يمكن استخدامها عندئذ كبوابة منطقية.



شكل ٤ - ١٩ منحنى خاصة انتقال التخلف لعاكس CMOS

$$V_{VPP} < (V_{TN} + |V_{TP}|)$$

٥ - ١ - ٣ تبديد القدرة العابرة (Transient Power Dissipation)

هناك مركبتان لتبديد القدرة العابرة لعاكس CMOS. المركبة الأولى تنتج من شحن وتفريغ سعة المخرج خلال مقاومة التوصيل المحدودة (finite on resistance) لكل من  $Q_p$  و  $Q_n$ . وهذه المركبة تعطى بالعلاقة:

$$P_{t1} = C_{out} V_l^2 f \quad (٤٤ - ٤)$$

حيث  $C_{out}$  هي السعة الكلية للعقدة عند المخرج وتشمل التأثير السعوي للتوصيلات البينية، و  $V_l$  هو التارجح المنطقي للبوابة ( $V_l = V_1 - V_0 = V_{DD}$ )، و  $f$  هو تردد التحويل (switching frequency). أما المركبة الثانية لتبديد القدرة العابرة فتنشأ من حقيقة أن موجات الجهد عند المدخل (وبالتالي عند المخرج) لها أوقات صعود وهبوط محدودة (finite rise and fall times). ويعطى شكل ٤ - ٢١ موجة التيار الذي يغذيه الجهد  $V_{DD}$  لبوابة CMOS، وكنتيجة لهذا يحدث تبديد قدرة يساوي

$$P_{t2} = V_{DD} I_{av}^2 \quad (٤٥ - ٤)$$

$$I_{av} = \frac{1}{2} I_{max} \left[ \frac{V_{DD} - [V_{TN} + |V_{TP}|]}{V_{DD}} \right] \frac{t_1 + t_2}{\tau}$$

$$I_{max} = \frac{V_{DD}}{R_N + R_P}$$

حيث: وإذا كان  $\tau \ll t_1$  و  $t_2 \ll \tau$  فإن  $P_{t2} \ll P_{t1}$


الإدخال والإخراج مقاسا عند النقاط ( $V_{DD}/2$ ) لسلسلة من عاكسات CMOS أو لمذبذب حلقي (ring oscillator)، وهو يعطى بالعلاقة:

$$\tau_D = \frac{0.9 C_{out}}{V_{DD} \beta_N} \left[ \frac{1}{[1 - \frac{V_{TN}}{V_{DD}}]^2} + \frac{1}{\frac{\beta_P}{\beta_N} [1 - \frac{|V_{TP}|}{V_{DD}}]^2} \right] \quad (٤٣ - ٤)$$

وإذا كان  $(V_{TN}/V_{DD}) \ll 1$  و  $|V_{TP}|/V_{DD} \ll 1$  فإن:

$$\tau_D \approx \frac{0.9 C_{out}}{V_{DD} \beta_N} \left[ 1 + \frac{\beta_N}{\beta_P} \right] \approx \frac{2 C_{out}}{V_{DD} \beta_N} \quad (٤٣ - ٤ - ١)$$

أى أنه تحت هذه الشروط يكون لكل من  $V_{TN}$  و  $V_{TP}$  تأثير بسيط على زمن التأخر، ويكون  $\tau_D$  متناسبا خطيا مع كل من  $(C_{out}/V_{DD})$  و  $\beta_N^{-1}$  (لاحظ أن  $\beta_N = \beta_P$  بالتصميم). وهذه النتيجة يوضحها شكل ٤ - ٢٠.





شكل ٤ - ٢٠ منحنيات التأخر مقابل سعة الحمل لقيم  $V_{DD}$  مختلفة لعاكس CMOS مُعطى

## ٤ - ٥ - ٢ بوابات CMOS الاستاتيكية

### CMOS Static Gates

يمكن تنفيذ البوابات المنطقية (وبالتالي الدوائر القلابية) باستخدام الأزواج المكتملة (complementary pairs). ويبين شكلا ٤ - ٢٢ - ب، ج بوابة NAND ذات مدخلين، وبوابة NOR ذات مدخلين. ويتطلب كل مدخل زوجا مكتملا. وفي حالة البوابة NAND توصل نبائط القناة P على التوازي وتوصل نبائط القناة n على التوالي. بينما في حالة البوابة NOR توصل نبائط القناة n على التوازي وتوصل نبائط القناة p على التوالي.

وفي بوابات CMOS المنطقية يكون التيار م الاحتياطي (standby) للبوابة مساويا تقريبا صفرا وذلك لأنه لا يوجد مسارات م بين  $V_{DD}$  والأرض لأي توافق منطقي عند المدخل. فمثلا بالنسبة لبوابة NOR ذات المدخلين وبوابة NAND ذات المدخلين والمبنيتين في شكل ٤ - ٢٢ ولأي توافق منطقي عند المدخل ( $x_1 x_2 = 00, 01, 11$  or  $10$ ) يكون التيار م في البوابة صفرا.



شكل ٤ - ٢١ موجات جهد المدخل والتيار لعكاس CMOS

## مقايضات التأخر والقدرة لدوائر CMOS

### CMOS Delay - Power Trade-Offs

في دوائر CMOS تُعد  $P_{11}$  هي المركبة الرئيسية لتبديد القدرة. وبالتالي فإن تبديد القدرة الكلي عند أقصى تردد للتشغيل يعطى بالعلاقة:

$$P \approx C_{out} V_i^2 / 2 \tau_D \quad (٤٦ - ٤)$$

ويعطى ناتج القدرة  $\times$  التأخر بالعلاقة:

$$\tau_D P = 0.5 C_{out} V_i^2 = 0.5 C_{out} V_{DD}^2 \quad (٤٧ - ٤)$$

وهذا يبيّن أن ناتج القدرة  $\times$  التأخر في الدوائر الرقمية CMOS يتناسب مع  $C_{out} V_{DD}^2$  كما هو الحال في دوائر NMOS.


بينما  $(W/L)_N$  يجب أن تكون  $m(W/L)_N \leq$  للعاكس . ومن ناحية أخرى إذا كان المطلوب تصميم بوابة NOR CMOS ذات  $m$  مدخل بحيث يكون لها نفس الأداء العابر وت م كأداء العاكس ، فإنه لنفس قيم  $C_{out}$  تكون  $(W/L)_P$  لبوابات NOR :  $m(W/L)_P \leq$  للعاكس ، بينما  $(W/L)_N$  يجب أن تكون :  $\leq$   $(W/L)_N$  للعاكس . ولاحظ أن زيادة حجم نبائط NMOS في حالة بوابات NAND وزيادة حجم نبائط PMOS في حالة بوابات NOR تسمح للمستويين المنطقيين  $V_0$  و  $V_1$  أن يكونا نفس المستويين في العاكس إذا كانت التيارات ت م غير صفيرية . ويجب زيادة حجم هذه الترانزستورات أكثر لأن  $C_{out}$  أكبر منها للعاكس . كما يلاحظ أنه لنفس الأداء ونفس عدد المداخل فإن بوابة NAND تستهلك مساحة سيليكون أقل مما تستهلكه بوابة NOR بسبب المساحة الأقل التي تشغلها نبائط NMOS . وبالتالي فإن بوابات CMOS NAND تستخدم على نطاق أوسع من بوابات NOR . وهكذا بعكس بوابات NMOS المنطقية حيث تستخدم بوابات NOR على نطاق أوسع .

ومن الجدير بالملاحظة أنه يجب أن نأخذ في الاعتبار تأثير انحياز البوابة الخلفية عند تصميم نبائط NMOS لبوابة NAND وتصميم نبائط PMOS لبوابة NOR . أما في حالة العاكس CMOS فلا ندخل هذا التأثير في الاعتبار لأن مصادر نبائط القناة - P والقناة - n تكون موصلة لطبقات القوام المقابلة لها .

#### ٤ - ٥ - ٢ - ٢ البوابات المنطقية المركبة CMOS :

#### Complex CMOS Logic Gates

يمكن تنفيذ الدوال المنطقية بتوصيل عدة بوابات NOR , NAND وبوابات عاكسة . إلا أنه من الممكن تنفيذها بكفاءة باستخدام بوابة منطقية CMOS وحيدة ، يطلق عليها « بوابة CMOS مركبة » complex CMOS






شكل ٤ - ٢٢

#### بوابات CMOS منطقية

(أ) عاكس (ب) بوابة NAND ذات مدخلين (ج) بوابة NOR ذات مدخلين

#### ٤ - ٥ - ٢ - ١ بوابات NAND / NOR CMOS :

يتبع تصميم بوابة منطقية CMOS نفس خطوات تصميم عاكس . فخطوة أولى يُصمَّم عاكس ليواجه متطلبات أداء عابر وت م معطى ، وتحدد النسبتان  $(W/L)_P$  و  $(W/L)_N$  . ثم تُعَيَّن النسبتان  $(W/L)_P$  و  $(W/L)_N$  لبائط بوابة منطقية كما يلي : إذا كان المطلوب تصميم بوابة CMOS NAND ذات  $m$  مدخل بحيث يكون لها نفس الأداء العابر وت م كأداء العاكس ، فإنه لنفس قيم  $C_{out}$  يجب أن تكون النسبة  $(W/L)_P$  لبائط بوابة NAND :  $(W/L)_P \leq$  للعاكس ،



شكل ٤ - ٢٣

بوابة منطقية مركبة CMOS


Gate، لها مجموعتان من الترانزستورات المتصلة على التوالي والتوازي. وهذه الترانزستورات تكون الوحدة المنطقية P والوحدة المنطقية N، والوحدتان المنطقيتان لهما نفس العدد من الترانزستورات. ولا يوجد مسارات م مباشرة بين  $V_{DD}$  والأرض لأي توافق منطقي عند المدخل. والتركيب البنائي (توبولوجيا) لأي من الوحدتين هو مرافق (ثنائي) (dual) التركيب البنائي للوحدة الأخرى، أي أن التوصيلات على التوالي تصبح توصيلات على التوازي والعكس بالعكس. ويبين شكل ٤ - ٢٣ - ب بوابة CMOS مركبة ذات مدخلين والبوابة المنطقية المكافئة لها. وفي أي من الوحدتين المنطقيتين P أو N يُرتَّب توافق الترانزستورات على التوالي والتوازي بحيث تكون سعة المخرج أقل ما يمكن. فمثلا مساهمة الوحدة P في سعة المخرج في شكل ٤ - ٢٣ - ج أكبر منها في شكل ٤ - ٢٣ - د. ومن الناحية العملية تستخدم بوابات CMOS المركبة لعدد أقصى من المدخل يساوي ٥ أو ٦.

#### CMOS (CMOS TGs) CMOS


#### ٤ - ٥ - ٢ - ٣ بوابات الإرسال

#### CMOS Transmission Gates (CMOS TGs)


تتكون بوابة الإرسال CMOS كما هو مبين في شكل ٤ - ٢٤ من زوج مكمل متصل على التوازي. وتعمل البوابة كمفتاح تحويل (switch) حيث المتغير المنطقي A هو مدخل التحكم. ونفرض أننا قد وصلنا A ببنيطة القناة - n، و  $\bar{A}$  ببنيطة القناة - p. فإذا كان A عاليا فإن البوابة توصل وتعمل كمفتاح تحويل له مقاومة توصيل  $R_N$  و  $R_P$  على التوازي. وإن كان A منخفضا فإن البوابة تكون عازلة وتعطى مقاومة عالية بين الأطراف. ويجب ملاحظة أنه في تصميم بوابات الإرسال CMOS ولمواجهة متطلبات خاصة لكل من ت م والفترة العابرة (transient) يجب أن نأخذ في الاعتبار تأثير انحياز البوابة الخلفية على كل من نبائط NMOS و PMOS.



(أ) المستوى المنطقي للمدخل يساوي تقريبا:  $\text{INPUT LOGIC LEVEL (I)} \approx \frac{V_{DD}}{2}$




(ب) المستوى المنطقي للمدخل يساوي تقريبا:  $\text{INPUT LOGIC LEVEL (I)} \approx 0$




(ج) المستوى المنطقي للمدخل يساوي تقريبا:  $\text{INPUT LOGIC LEVEL (I)} \approx V_{DD}$

شكل ٢٥ - ٤

موجات بوابة الإرسال CMOS



(أ)



(ب)


شكل ٢٤ - ٤

(أ) بوابة إرسال CMOS (ب) الرموز التخطيطية

وأما ميزة استخدام زوج مكمل بدلا من نبضة NMOS أو PMOS وحيدة لتنفيذ بوابة إرسال في CMOS فيمكن شرحها بالاستعانة بشكل ٢٥ - ٤. ورغم أننا نفترض في شكل ٢٥ - ٤ أنه لا يوجد تأخر زمني بين A و  $\bar{A}$ ، فإن الاستنتاج الذي نصل إليه في المناقشة التالية استنتاج عام. ويبين شكل ٢٥ - ٤ موجات A و  $\bar{A}$  وكذلك الأوقات التي تقوم عندها نبائط NMOS و PMOS بالتوصيل. ويبين شكل ٢٥ - ٤ - أ هذه الأوقات لحالة مرجع (reference case) حيث المستوى المنطقي للمدخل  $(V_{DD}/2)$  وكتيجة لهذا  $V_{TN} = |V_{TP}|$ . وفي هذه الحالة تقوم النبيتان بالتوصيل في نفس الوقت. أما شكل ٢٥ - ٤ - ب فيبين هذه الأوقات حيث المستوى المنطقي

المستويات المنطقية ، أى أن البوابات المنطقية غير فعالة ( سلبية ) ( passive ) وليس فيها عناصر كسب ( gain elements ) . إلا أن الدائرة المنطقية CMOS TG يمكن استخدامها فى تصميم دوائر CMOS وبالتالي تعطى درجة أكبر من حرية التصميم .

ويجب ملاحظة أن التخزين الديناميكي للمستويات المنطقية يحدث عند عقد مختلفة فى الشجرات المنطقية TG . وهذا قد يكون مرغوبا فيه ويُستفاد منه ، وقد لا يكون مرغوبا فيه . وكما هو مبين فى شكل ٤ - ٢٦ فإن الدائرة المنطقية ذات الربط المباشر ( wired logic ) تستخدم بكثرة . ونحصل على دالة الإخراج F بالربط المنطقى لفروع مختلفة من الشجرة المنطقية . وكنتيجه لهذا فقد تنشأ جهود غير محددة ( undefined potentials ) أثناء التشغيل المنطقى . ويمكن استخدام طرق تصميم منهجية ( formal ) مع نظم CAD لتصميم CMOS TG وذلك للتغلب على هذه المشاكل .



	A	B	F
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	1

للمدخل = 0 و  $V_{TP} > V_{TN}$  بسبب تأثير انحياز البوابة الخلفية . وفى هذه الحالة تقوم نبيطة NMOS بالتوصيل قبل نبيطة PMOS ، وأما التأخر الزمنى ( بين المدخل والمخرج ) لبوابة الإرسال فهو تقريبا نفسه كما فى الحالة ١ . وبالمثل إذا كان المستوى المنطقى للمدخل  $V_{DD}$  وبالتالي  $V_{TP} > -V_{TN}$  كما هو مبين فى شكل ٤ - ٢٥ - ج ، فإن التأخر الزمنى للبوابة سوف لا يتأثر . وباختصار فإن التأخر الزمنى للبوابة هو تقريبا نفسه ولا يعتمد على مستوى الجهد لمتغير المدخل فى بوابة الإرسال CMOS . ومن السهل أن نرى أن هذه ليست هى الحالة فيما إذا استخدمنا نوع القناة الوحيدة ( single-channel type ) فى تصميم بوابات الإرسال . وإحدى عيوب بوابات الإرسال CMOS TGs أنها تستهلك مساحة أكبر من بوابة الإرسال ذات القناة الوحيدة ( PMOS TGs أو NMOS TGs ) . وهكذا فإن كانت المساحة عاملا أساسيا فإننا نستخدم بوابات إرسال NMOS غير مكتملة ( non-complementary NMOS TGs ) .


#### ٤ - ٢ - ٥ - ٤ الدائرة المنطقية CMOS TG Logic

يمكن استخدام مخرج بوابة الإرسال CMOS TG كمدخل تحكم لبوابة إرسال TG أخرى ، وبالتالي يمكن تنفيذ دوال منطقية وبالتالي نحصل على الدائرة المنطقية CMOS TG . وفى مثل هذا التنفيذ يكون عدد الترانزستورات وبالتالي مساحة السيليكون أقل منها فى حالة التنفيذ CMOS المعتاد . ويتضح هذا فى تنفيذ دوال مثل تعدد الإرسال والاستقبال وفك الشفرات . ويعطى شكل ٤ - ٢٦ مثلا لذلك حيث يقوم مدخلا التحكم المنطقيان A , B بفك مضاعفة ( demultiplexing ) المدخل الأربعة  $x_1, x_2, x_3, x_4$  إلى مخرج واحد F . وهذه الصيغة من الدوائر المنطقية تستخدم أيضا عندما تكون المدخلات ومكملاتها المنطقية متوفرة . ولا يحتاج التنفيذ إلى  $V_{DD}$  أو خطوط أرضية . إلا أن التنفيذ يعانى من عدد من العيوب : فقدرة الحث للدائرة محدودة والتأخر الزمنى يزداد مع سلاسل TG الطويلة . وبالإضافة إلى هذا فإن الدائرة لا تسمح باستعادة

### ٤ - ٥ - ٣ الدوائر القلابية الاستاتيكية CMOS :


#### CMOS Static Flip-Flops

وحدات البناء الأساسية في الدوائر القلابية CMOS هي العاكس CMOS والبوابات المنطقية وبوابات الإرسال . ويبين شكل ٤ - ٢٧ دائرة قلابية استاتيكية CMOS ذات تقارن تبادلي (cross-coupled) . وفي نمط التخزين (storage mode) حيث يكون  $V_A$  عالياً ، و  $V_B$  منخفضاً يقوم  $Q_1$  و  $Q_4$  بالتوصيل بينما يكون  $Q_2$  و  $Q_3$  معطلين وبالمثل عندما يكون  $V_A$  عالياً ،  $V_B$  منخفضاً يكون  $Q_1$  ،  $Q_4$  معطلين بينما يقوم  $Q_2$  و  $Q_3$  بالتوصيل . وتبديد القدرة الاحتياطية للخلية صغير جداً . وتتغير حالة الدائرة القلابية باستخدام بوابتي إرسال CMOS متصلتين لعقدتي  $V_A$  و  $V_B$  كما هو مبين في شكل ٤ - ٢٧ .




شكل ٤ - ٢٧ دائرة قلابية استاتيكية CMOS ذات تقارن تبادلي

(١) ويبين شكل ٤ - ٢٨ دائرة قلابية استاتيكية تابع ومتبوع CMOS من النوع D ، حيث يتطلب كل من المتبوع والتابع وجود الساعة وذلك للقفل (latching-up) المعلومات وتخزينها . وبذلك فهي تختلف عن الشكل التكويني الأساسي ذي الاقتران التبادلي المبين في شكل ٤ - ٢٧ . وتمثل بوابات الإرسال بمفاتيح تحويل مثالية :  $(TG)_1$  ،  $(TG)_2$  ،  $(TG)_3$  ،  $(TG)_4$  . وتقوم بوابة الإرسال  $(TG)_1$  بتوصيل جناح المتبوع (master section) ببيانات الإدخال (D) عندما يكون مدخل الساعة (C) منخفضاً ، بينما يقوم  $(TG)_3$  بتوصيل جناح التابع بمخرج جناح المتبوع (العقدة 1) عندما يكون مدخل الساعة عالياً .



(أ)



(ب)

A	B	F
0	0	$X_1$
0	1	$X_2$
1	0	$X_3$
1	1	$X_4$

(ج)

شكل ٤ - ٢٦

مثال لدائرة منطقية CMOS TG

(ج) الجدول المنطقي


(ب) مخطط الدائرة

(أ) المخطط المنطقي

٤ - ٥ - ٤ الدوائر القلابة الديناميكية CMOS  
CMOS Dynamic Flip-Flops

يمكن تعديل الدائرة القلابة الاستاتيكية من النوع D لنحصل على الدائرة القلابة الديناميكية المبينة في شكل ٤ - ٢٩ . ورغم أن الاسم « دائرة قلابة ديناميكية » يطلق عادة على دائرة شكل ٤ - ٢٩ إلا أن كل مرحلة فيها عبارة أساساً عن مرحلة مسجل إزاحة ديناميكي . وتستهلك كل مرحلة مساحة أقل من المرحلة المقابلة لها في شكل ٤ - ٢٨ بسبب غياب مسارات اللقف . وتخزن المعلومات على ساعات عقد الإخراج في العاكسين . وكما في حالة الدوائر الديناميكية فإن أقل تردد للساعة (minimum clock frequency) تحدّد من قيمته مسارات التسرب عند عقد الإخراج هذه .

وتعد الدائرة القلابة CMOS من النوع D أبسط دائرة قلابة يمكن تنفيذها ، ولها ميزة استخدامها في تصميمات النظم الفرعية كعنصر تخزين أو مسجل إزاحة . أما إذا كان المطلوب استعمال دوائر قلابة أخرى ، كالدوائر القلابة JK ، فيمكن تعديل الدائرة القلابة من النوع D لتنفيذ هذه الأنواع الأخرى .




شكل ٤ - ٢٩

دائرة قلابة ديناميكية تابع ومتبوع CMOS من النوع D

٤ - ٥ - ٥ الدائرة المنطقية CMOS NMOS الزائفة :  
Pseudo-NMOS CMOS Logic

تميل البوابات الاستاتيكية CMOS إلى أن تكون ذات كفاءة منخفضة من حيث مساحة الشريحة وذلك لأن البوابة المنطقية ذات n مدخل تتطلب 2n ترانزستورا ، بينما تتطلب بوابة NMOS المكافئة لها (n + 1) ترانزستورا .

وأما البوابتان  $(TG)_2$  و  $(TG)_4$  فهما متطابقتان مع البوابتين  $(TG)_1$  و  $(TG)_3$  على الترتيب ، وتستخدمان للقف جناحي المتبوع والتابع أثناء الفترتين الزمنيتين C و C على الترتيب . ويعطى شكل ٤ - ٢٨ - ج المخطط الزمني للدائرة القلابة .




شكل ٤ - ٢٨

دائرة قلابة استاتيكية تابع ومتبوع CMOS من النوع D (أ) مخطط الدائرة (ب) نوعا بوابة الإرسال (ج) المخطط الزمني

٤ - ٥ - ٦ الدائرة المنطقية CMOS ثلاثية الحالات


Tristate CMOS Logic

من دوائر CMOS الخاصة دائرة تعطى مخرجا ثلاثي الحالات . و يبين شكل ٤ - ٣١ - ١ عاكسا CMOS ثلاثي الحالات ، يطلق عليه العاكس المؤقت (clocked inverter) . وهو مكافئ لعاكس استاتيكي وبوابة إرسال إلا أن الساعة  $\phi$  تتحكم في كل من ترانزستورات PMOS و NMOS الموجودة في بوابة الإرسال . وعندما تكون  $\phi$  عالية فإن الدائرة تعمل كعاكس عادي ، وعندما تكون  $\phi$  منخفضة فإن المخرج يصبح في حالة استقلال عالية (high output independence state) . ولا يعطى العاكس المبين في شكل ٤ - ٣١ - ١ قدرة حث عالية (high driving capability) لسعات المخرج وذلك بسبب توصيل الترانزستورات على التوالي . و يبين شكل ٤ - ٣١ - ب تنفيذ آخر لعاكس CMOS ثلاثي الحالات بحيث يتجنب هذه المشكلة .



شكل ٤ - ٣١ تنفيذان لعاكس CMOS ثلاثي الحالات

ويمكن تقليل مساحة البوابة إذا صُممت دوائر CMOS بطريقة مشابهة لدوائر NMOS ، حيث تستخدم نبيطة PMOS كحمل لتحل محل النبيطة من النوع الاستنزافي في دوائر NMOS . وهذه الأنواع من الدوائر يطلق عليها : دائرة NMOS كاذبة ، و يبين شكل ٤ - ٣٠ بوابة NOR . ويتبع تصميم هذا النوع من الدوائر نفس خطوات تصميم الدوائر الاستاتيكية E/D NMOS . وميزة استخدام هذه الدائرة بدلا من دائرة NMOS هي قدرتها على موازنة تكنولوجيا CMOS . ورغم أن هذه الدائرة تمتاز بتقليل العدد الكلي للترانزستورات وسهولة المخطط العام لأن كل مدخل منطقي يوصل مع ترانزستور واحد فقط بدلا من اثنين - كما هو في حالة CMOS - إلا أن لها عيوباً : تبديد القدرة الاستاتيكي غير الصفرى ، والجهد  $V_0$  الأعلى ، والتشغيل ذو النسبة الذى يتجه إلى أن يزيد من المساحة NMOS وبالتالي من سعة المدخل .



شكل ٤ - ٣٠ دائرة منطقية CMOS NMOS ذاتية

كي نقل من المساحة التي تأخذها دوائر CMOS ، يمكن استعمال نمط التشغيل الديناميكي (dynamic mode of operation) ، حيث يُستفاد من كل من نبائط NMOS و PMOS ، وتُطبَّق مبادئ المنطق الديناميكي المشار إليها في بند ٤ - ٤ . وبين شكل ٤ - ٣٢ إحدى هذه الدوائر ، ويطلق عليها « دائرة CMOS دومينو » .



وتتكون بوابة دومينو المبينة في شكل ٤ - ٣٢ من دائرة CMOS ديناميكية يتبعها حاجز CMOS استاتيكي . وتتكون الدائرة الديناميكية من ترانزستور PMOS للشحن الأولى  $Q_1$  ، وترانزستور NMOS للتقييم (evaluation)  $Q_2$  ، وسعة للتخزين  $C$  ، ووحدة منطقية  $N$  عبارة عن نبائط NMOS موصلة على التوالي والتوازي ويتم تنشيطها (activated) بالمدخلات (inputs) ، وتنفذ العمليات المنطقية المطلوبة .

وأثناء وقت الشحن الأولى  $T_1$  تُشحن سعة التخزين خلال نبیطة ( $Q_1$ ) PMOS ، ولا يكون هناك أي تأثير للمدخلات ، ويكون مخرج الحاجز منخفضا ، وبالتالي تكون ترانزستورات الإدخال في المرحلة التالية معطلة . وأيضاً أثناء  $T_1$  تقوم المرحلة التالية بتقييم الحالة المنطقية نظراً لأنها تعمل من  $\bar{\phi}$  .

وأثناء وقت التقييم  $T_2$  يكون  $Q_2$  موصلاً ، وبناءً على نوع العمليات المنطقية التي تنفذها الوحدة المنطقية  $N$  فإن الجهد عند العقدة (a) إما أن يفرغ خلال الوحدة المنطقية و  $Q_2$  أو أن يظل محتفظاً بقيمته . وأما جهد المخرج عند العقدة OUT فسوف يكون عكس الجهد عند العقدة (a) .

ولهذه الدائرة الخصائص التالية : يتطلب عمل البوابة دومينو ساعة وحيدة  $\phi$  لتشغيل مرحلة واحدة و  $\bar{\phi}$  لتشغيل مرحلة التحميل . ونظراً لأن الدوائر الديناميكية تكون معزولة (buffered) بالعاكسات الاستاتيكية CMOS ، فإن العقد الديناميكية

دائرة CMOS ديناميكية تستعمل المنطق N




شكل ٤ - ٣٢

دائرة CMOS دومينو


(أ) دائرة CMOS دومينو الديناميكية وهي تشتمل على وحدة منطقية N

(ب) دائرة دومينو منطقية ذات مرحلتين ، وتشتمل على وحدة منطقية N



شكل ٤ - ٣٣ - أ

دائرة شكل ٤ - ٣٢ مع وضع ترانزستور PMOS للجذب لأعلى عند عقدة التخزين



شكل ٤ - ٣٣ - ب

التحكم في الترانزستور PMOS للجذب لأعلى الممين في شكل ٤ - ٣٣ بواسطة عقدة المخرج

[ مثل العقدة (a) ] تُعزَل عن ساعات التحميل . وبالتالي فإن البوابة تكون مناسبة لتشغيل عالي متعدد المخارج (high fan-out operation) . ولما كانت البوابة ذات كفاءة عالية بالنسبة للمساحة لتعدد كبير في المدخل (high fan-in) ، [ حيث تتطلب (n + 4) ترانزستورا مقارنةً مع 2n في حالة البوابة الاستاتيكية CMOS ] فهي تُعد مناسبة لتنفيذ الدوال المنطقية المركبة . ونظرا لأن مخرج البوابة يكون دائما منخفضا أثناء وقت الشحن الأولى ، فيمكن لعقدة المخرج أن تكون عالية فقط في حالة حدوث تحويل ، وبالتالي يكون عمل البوابة خاليا من الضوضاء (glitch free) إذا تم إعداد (setting up) المدخل للبوابة أثناء وقت الشحن الأولى .


وأحد التقييدات الموجودة على هذه البوابة أنها تنفذ الدوال المنطقية غير العاكسة . إلا أن هذا التقييد ليس ذا أهمية بالغة ويمكن التغلب عليه - إذا كانت هناك حاجة لذلك - باستخدام عاكسات CMOS استاتيكية . ويمكن للمصمم أن يستعمل مزيجا من الدوائر المنطقية CMOS الاستاتيكية والديناميكية في تصميم معين للوصول إلى أفضل أداء كلي (optimum overall performance) .

وفي بعض التطبيقات نحتاج إلى تشغيل منطقي ديناميكي عند تردد منخفض . ويمكن تحقيق هذا في دائرة دومينو بإضافة ترانزستور PMOS (Q) جذب لأعلى ذي تيار منخفض ( أي ذي نسبة W/L منخفضة ) كما هو مبين في شكل ٤ - ٣٣ - أ . ويُختار هذا الترانزستور صغيرا بدرجة كافية بحيث لا يكون هناك تصادم يُذكر مع تشغيل الجذب لأسفل أثناء وقت التقييم . وإضافة الترانزستور Q يسمح بمسارات م أثناء وقت التقييم ، ويزيد من تبديد قدرة البوابة . ويمكن تجنب هذا كما هو مبين في شكل ٤ - ٣٣ - ب .

في الوحدة المنطقية P . والفترة الزمنية  $T_1$  هي وقت الشحن الأولي ، بينما  $T_2$  هي وقت التقييم . ويمكن استخدام هذا النوع من الدوائر أيضاً في تشكيل دومينو ديناميكي مفصول بحواجز CMOS استاتيكية . وبالإضافة إلى هذا فيمكن لنوع دوائر CMOS الديناميكية ( النوع الذي يستخدم الوحدة المنطقية N والآخر الذي يستخدم الوحدة المنطقية P ) أن يحدث ( يشغل ) (drive) كل منهما الآخر دون استخدام حواجز (buffers) .


ويتبع تصميم الدوائر الديناميكية CMOS نفس خطوات تصميم الدوائر الديناميكية NMOS ، ويمكن إنجاز خطوات الوصول إلى أفضل أداء كلي لهذه الدوائر ، بما في ذلك مراحل الحجز (buffering stages) .

ويبين شكل ٤ - ٣٥ مسجل إزاحة  $2\phi$  CMOS زائفاً ذا مرحلتين (two-stage) يستخدم ساعتين  $\phi_1$  و  $\phi_2$  غير متداخلتين ، شبيهاً بدائرة NMOS الميمنة في شكل ٤ - ١٣ . والدائرة شبيهة بدائرة CMOS الميمنة في شكل ٤ - ٢٩ إلا أننا نستخدم هنا الساعتين  $\phi_1$  و  $\phi_2$  بدلا من  $\phi$  و  $\bar{\phi}$  . ويمكن للدائرة أن تعمل بتفاوت أكبر (more tolerance) بالنسبة لموجات الساعة منه في حالة استخدام ساعة وحيدة فقط . ويمكن التوسع في هذا المفهوم لتنفيذ الدوائر المنطقية التوافقية بأن نستبدل بالعاكسين مستوى أو أكثر من البوابات المنطقية .



شكل ٤ - ٣٥ مسجل  $2\phi$  CMOS زائف ذو مرحلتين

وتستخدم البوابة دومينو الميمنة في شكل ٤ - ٣٢ دائرة ديناميكية ذات وحدة منطقية N . والدائرة المكتملة ميمنة في شكل ٤ - ٣٤ حيث ترانزستور الشحن الأولي عبارة عن ترانزستور NMOS ( $Q_2$ ) ، وترانزستور التقييم عبارة عن ترانزستور PMOS ( $Q_1$ ) ، والتنفيذ المنطقي يستخدم ترانزستورات PMOS



شكل ٤ - ٣٤ دائرة ديناميكية CMOS دومينو تستخدم الوحدة المنطقية P

٤ - ٥ - ٧ - ٢ الدائرة المنطقية CMOS السَّحَّابة

تعد الدائرة المنطقية CMOS السَّحَّابة نظاما ديناميكيا آخر من نظم CMOS الذي يتغلب على مشكلة اقتسام الشحنة ، وأخطاء تسرب العقدة الملساء (soft node leakage errors) عن طريق استعمال إشارات ساعة إضافية . ويبين شكل ٤ - ٣٨ أربع ساعات  $\psi_2$  و  $\psi_1$  و  $\bar{\phi}$  و  $\phi$  تولدها الساعة الرئيسية (masterclock) وتقع تَأرجحات جهد  $\bar{\phi}$  و  $\phi$  بين  $V_{DD}$  والأرض . وتَأرجح  $\psi_1$  بين الأرض و  $V_{DD} - V_{TP}$  ، بينما تَأرجح  $\psi_2$  بين  $V_{DD}$  و  $V_{TN}$  . وهكذا فإن  $\psi_1$  في دوائر الوحدة المنطقية N سوف تجعل الترانزستورات PMOS على حافة التوصيل عندما تكون  $\phi$  عالية ، وبالمثل تجعل  $\psi_2$  الترانزستورات NMOS في دوائر الوحدة المنطقية P على حافة التوصيل عندما تكون  $\bar{\phi}$  منخفضة . وتمنع النبائط ضعيفة التوصيل الأخطاء التي تنشأ عن التسرب .

ويبين شكلا ٤ - ٣٩ و ٤ - ٤٠ دائرتين تقومان بتوليد الساعات اللازمة للدائرة CMOS السَّحَّابة ، حيث تُنتج دائرة شكل ٤ - ٣٩ مستويات جهد  $\psi_2$  و  $\psi_1$  بدون تأثيرات انحياز الجسم (body bias effects) ، بينما تنتج دائرة شكل ٤ - ٤٠ كلا من  $\psi_1$  و  $\psi_2$  بهذه التأثيرات .




(ب)

توليد الساعة الرئيسية


توليد الساعة الرئيسية

٤ - ٥ - ٧ - ١ الدائرة المنطقية NORA (NO RACE)


تتركب هذه الدائرة المنطقية بتتابع (cascoding) وحدتين منطقيتين N , P كما هو مبين في شكل ٤ - ٣٦ يتبعهما لاقفة إخراج (output latch) CMOS ذات ساعة توقيت ( clocked CMOS ) لتجنب تسابق الإشارات (signal races) . وينشأ الجناح  $\bar{\phi}$  في شكل ٤ - ٣٦ عن طريق التبادل (interchanging) بين  $\phi$  و  $\bar{\phi}$  . ويبين شكل ٤ - ٣٧ تنفيذ NORA على خط تعليمات (NORA pipeline) ، وهو يتكون بالتبادل بين الجناحين  $\bar{\phi}$  و  $\phi$  .



شكل ٤ - ٣٦ دوائر NORA مع لاقفة ؛ الجناح  $\phi$




شكل ٤ - ٣٧ تنفيذ الدائرة المنطقية NORA على خط تعليمات






شكل ٤ - ٣٩

مولد ساعة للدائرة المنطقية CMOS السحابة



شكل ٤ - ٤٠

مولد ساعة للدائرة المنطقية CMOS السحابة



شكل ٤ - ٣٨

الدائرة المنطقية الديناميكية CMOS السحابة

(ب) مخطط الدائرة

(أ) اشارات الساعة

السالبة (negative feedback effect) ولزيادة سرعة التشغيل . وتعمل الدائرة عند تأرجح منطقي أقل منه في حالة دوائر CMOS المعتادة ، وتعطى سرعة أكبر من سرعة دوائر CMOS على حساب تبديد قدرة أعلى إلا أن ناتج القدرة  $\times$  التأخير هو تقريبا نفسه في دوائر CMOS المعتادة عند التردد العالي للتشغيل .

#### ٤ - ٥ - ٩ الدائرة المنطقية لتحويل الجهد على التابع (CVSL)

#### Cascode Voltage Switch Logic (CVSL)


تعتمد هذه الدائرة على دوائر CMOS التي تستخدم التغذية العكسية الموجبة عند المخرج لتعجيل عملية التحويل . وتتكون الدائرة كما هو مبين في شكل ٤ - ٤٢ من وحدتين منطقيتين N : واحدة تمثل الشجرة المنطقية والأخرى هي مكملتها . وللاثنتين أحمال PMOS مقترنة تبادليا (cross coupled PMOS loads) فنحصل بذلك على المخرج Q ومكملة  $\bar{Q}$  . ويبين شكل ٤ - ٤٢ - ب مثالا لدالة F حيث :

$$F = [(AB + C(D + E))']$$

$$F' = [(A' + B')(D' . E' + C')']$$

حيث الرمز : ' يعني المكمل .

وتعد الدائرة CVSL مكلفة في مساحة الشريحة (chip area) نظراً لأن كلاً من المدخل المنطقية ومكملاتها مطلوبة ، إلا أننا نحصل على المخرج ومكمّله .




شكل ٤ - ٤١

البوابة المنطقية CMOS NTL


#### ٤ - ٥ - ٨ الدوائر المنطقية غير العتبية CMOS (NTL)

#### CMOS Nonthreshold Logic (NTL)

تتكون البوابة المنطقية CMOS NTL الأساسية - كما هو مبين في شكل ٤ - ٤١ - من ترانزستورين P , N ثابتي الانحياز (fixed biased) ، وسعة  $C_s$  ووحدة منطقية N تتكون من توافقات من ترانزستورات NMOS على التوالي والتوازي ، إلا أن المعتاد أن النبائط على التوازي هي التي تعطى بوابة NOR . ويعتمد مبدأ التشغيل على حقيقة أن P , N يعملان كمقسّم جهد يسمحان بتغيير بسيط عند المدخل لتغيير المسار المقاروم في الوحدة المنطقية N وبالتالي في جهد المخرج . ويوجد مسارات م بين  $V_{DD}$  والأرض . ويمثل الترانزستور N مسار التغذية العكسية الذي يؤدي إلى خصائص انتقال م شبيهة بغير العتبية (nonthreshold-like dc transfer characteristics) . وأما سعة التحويل على التوازي  $C_s$  (shunting capacitor) فتستخدم لتقليل تأثير التغذية العكسية




(ب)




(د)

شكل ٤ - ٤٣  
حواجز CMOS و BiCMOS



(أ)



(ب)

شكل ٤ - ٤٢  
الدائرة المنطقية لتحويل الجهد على ألتابع (CVSL) مثال

ترانزستوران مكملان  $N_1$  و  $P_1$  يحثان حملا سعويا  $C_L$ . وإذا استخدمنا الدائرة لحث زوج ترانزستوري ثنائي القطبية npn للدفع والجذب (push-pull)  $Q_1, Q_2$ , فإننا نحصل على npn bipolar transistor pair يحث حملا سعويا  $C_L$ , فإننا نحصل على حاجز عاكس BiCMOS كالمبين في شكل ٤ - ٤٣ - ب.

عندما يكون المدخل منخفضا يقوم  $P_1$  بالتوصيل ويعطى تيار الأساس للترانزستور  $Q_1$  فيشغله. وعندما يكون المدخل مرتفعا فإن  $N_1$  يوصل، ويعطينا الترانزستور  $Q_2$  مسار تفريغ للسعة  $C_L$ . وفي دائرة شكل ٤ - ٤٣ - ب يكون للترانزستورين  $Q_1$  و  $Q_2$  مسار تفريغ ذو مقاومة عالية (high resistance discharging path) عندما يتوقفان عن العمل. ويمكن إلغاء هذا بوضع مقاومى نزف (bleeding resistors)  $Z, Z'$  بين أساسى  $Q_1$  و  $Q_2$  والأرض كما هو مبين في شكل ٤ - ٤٣ - ج. إلا أن  $P_1 - Z$  يعطى مسارات م عندما يكون المدخل منخفضا. وهذا العيب يمكن التغلب عليه باستعمال إحدى طريقتين: إما أن نستبدل بالمقاوم  $Z$  ترانزستور إدخال NMOS متحكم فيه (N) كما هو مبين في شكل ٤ - ٤٣ - د، أو أن نوصل  $Z$  كما هو مبين في شكل ٤ - ٤٣ - هـ. وفي شكل ٤ - ٤٣ - د نستبدل بالمقاوم  $Z'$  أيضا ترانزستور NMOS ( $N'$ ) يتحكم فيه مخرج العاكس CMOS لتعجيل تفريغ  $Q_2$ .


وعندما يكون مستوى جهد المدخل منخفضا يقوم  $P_1$  وبالتالى  $Q_1$  بالتوصيل وتُشحن السعة  $C_L$  أساسا بتيار باعث  $Q_1$ . ويعطى مستوى جهد المخرج المرتفع  $V_H$  بالعلاقة:

$$V_H = V_{DD} - (\text{drop across } P_1) - V_{BE}$$

والانخفاض عبر  $P_1$  يمكن أن يكون صغيرا جدا بزيادة حجم  $P_1$ . إلا أن  $V_H$  سوف لا يزال يعاني من فقدان جهد  $V_{BE}$ .

وعندما يكون مستوى جهد المدخل عاليا، يقوم  $N_1$  وبالتالى  $Q_2$  بالتوصيل وتُفرغ  $C_L$  أساسا بتيار مجمع  $Q_2$ . ويعطى جهد المخرج المنخفض

$$V_L = V_{BE} + V_{BE} + (\text{drop across } N_1) \quad \text{بالعلاقة:}$$



شكل ٤ - ٤٣ (هـ)

حواجز CMOS و BiCMOS

#### ٤ - ٦ دوائر BiCMOS (BiCMOS Circuits)

#### ٤ - ٦ - ١ تركيب الدائرة وعملها


#### Circuit Structure and Operation

أهم مميزات دوائر CMOS: تبديد القدرة المنخفض والحصانة العالية ضد الضوضاء. إلا أن قدرة الحث (driving capability) لهذه الدوائر منخفضة مما يتسبب في تدهور في الأداء خاصة في شرائح VLSI حيث تحت الإشارات ساعات تحميل كبيرة. وكبديل لهذه الدوائر فإن الدوائر ثنائية القطبية يمكن أن تحت أحمالا سعوية كبيرة ولكن على حساب تبديد القدرة العالى. فإذا ما جمعنا بين تركيبى هذين النوعين من الدوائر أمكننا الحصول على الدوائر المسماة BiCMOS التى نحتاجها فى تصميم دوائر VLSI ذات الأداء العالى على حساب زيادة فى تعقيد التشغيل.

وبين شكل ٤ - ٤٣ - أ حاجزا عاكسا CMOS (inverter buffer) له

ويؤدي استبدال  $N, N'$  بالمقاومين  $Z, Z'$  إلى تعجيل شحن وتفريغ  $Q_1, Q_2$  أثناء الفترة العابرة (transient). وأثناء شحن  $C_L$  فإن التيار الذي يغذيه  $P_1$  يستخدم كله لشحن أساس  $Q_1$  نظرا لأن  $N$  يكون عاطلا. وبالمثل أثناء تفريغ  $C_L$  فإن التيار الذي يغذى به  $N_1$  أساس  $Q_2$  يستخدم لتفريغ أساس  $Q_2$  نظرا لأن  $N'$  يكون عاطلا.

وتتجنب دائرة شكل ٤ - ٤٣ - د استعمال مقاومات (resistors) لتعجيل عملية الشحن أو التفريغ. إلا أن الدائرة تدفع عقوبة مساحة إذا استخدمنا دوائر NOR, NAND. فبينما تُنفذ بوابات NAND و NOR لحاجز عاكس شكل ٤ - ٤٣ - د بأن نستخدم بدلا من  $N_1$  و  $P_1$  مجموعة مناسبة من النبائط على التوازي كما في تصميم دوائر CMOS المعتادة، وهي بوابات NAND و NOR لحاجز عاكس شكل ٤ - ٤٣ - د، إلا أنه يجب أن نستخدم بدلا من  $N_1$  نبائط على التوازي كالمبينة في شكل ٤ - ٤٥ - ا، ب. ونتيجة لهذا فإن هذه الصيغة للدائرة تستخدم عندما يكون عدد المدخل المنطقية صغيرا.



شكل ٤ - ٤٤

منحنى التأخر مقابل سعة الحمل لكل من دوائر CMOS ودوائر BiCMOS

وبالمثل فإن الانخفاض عبر  $N_1$  يمكن جعله صغيرا جدا بزيادة حجم  $N_1$ ، إلا أن  $V_L$  سوف لا يزال يعاني من فقدان الجهد  $V_{BE}$ .

ويمكن تقليل فقدان الجهد  $V_{BE}$  في دوائر BiCMOS باستخدام بعض الأساليب الخاصة بالدوائر (circuit techniques). وهذا الفقدان ينتج من أن  $Q_2$  و  $Q_1$  لا يدخلان منطقة التشبع عندما يوصلان، وذلك لأنه لا يوجد عندئذ تيار أساس (base current) كافي يغذيه الترانزستوران  $N_1$  و  $P_1$  للترانزستورين  $Q_2$  و  $Q_1$  لحيتهما إلى التشبع.

وتعطي دائرة شكل ٤ - ٤٣ - هـ مستويات ت م من الصفر إلى  $V_{DD}$ . وبين شكل ٤ - ٤٤ منحنى التأخر مقابل  $C_L$  لحاجز عاكس CMOS وآخر BiCMOS. ونلاحظ أنه عند القيم المنخفضة للسعة  $C_L$  يكون للحاجز BiCMOS تأخر أكبر بسبب سعته الداخلية الأكبر مقارنة مع ساعات حاجز CMOS. إلا أنه بالنسبة للسعات  $C_L > C_x$  فإن دوائر BiCMOS يكون لها تأخر أقل من تأخر دوائر CMOS كما أنها تصبح أقل حساسية لسعات الأحمال. وتحدد قيمة  $C_x$  « سعة العبور » (cross-over capacitance) منطقة استخدام دوائر BiCMOS بدلا من دوائر CMOS.

ونلاحظ في شكل ٤ - ٤٣ - هـ أن  $Z, Z'$  يعطيان انخفاض الجهد اللازم لبحث  $Q_1$  و  $Q_2$ . إلا أننا قد استبدلنا بهما - كما هو مبين في شكل ٤ - ٤٣ - د - ترانزستورين NMOS:  $(N, N')$  يتحكم المدخل فيهما، حيث يتحكم المدخل في  $N$  بينما يتحكم مكمل المدخل في  $N'$ .


وعندما يكون المدخل منخفضا يقوم  $P_1$  بالتوصيل، ويتعطل  $N$ ، ويتعطل  $N_1$  ويقوم  $N'$  بالتوصيل. وهذا يسمح للترانزستور  $Q_1$  بالتوصيل و  $Q_2$  بالتعطيل، وبالتالي يكون المخرج عاليا. وعندما يكون المدخل عاليا يتعطل  $P_1$ ، ويقوم  $N$  بالتوصيل، وكذلك يقوم  $N_1$  بالتوصيل، ويتعطل  $N'$ ، ويقوم  $Q_2$  بالتوصيل، وبالتالي يكون المخرج منخفضا.

٤ - ٦ - ٢ زمن التأخر (Delay Time)

يبين شكل ٤ - ٤٦ مسار شحن  $C_L$  لدائرة شكل ٤ - ٤٣ - هـ عندما يقوم  $P_1$  بالتوصيل وشحن أساس  $Q_1$  وكحسابات أولية يمكن اعتبار زمن تأخر تشغيل الدائرة مجموع ثلاث مركبات:


$$t_d = t_{d1} + t_{d2} + t_{d3} \quad (٤ - ٤٨)$$

حيث:




شكل ٤ - ٤٦

حساب تأخيرات BiCMOS



شكل ٤ - ٤٥ أ بوابة NAND BiCMOS



شكل ٤ - ٤٥ ب

بوابة NOR BiCMOS

وفي تكنولوجيا  $1\mu\text{m}$  BiCMOS تكون متوسطات قيم السعات  $C_{dp}, C_{dn}, C_{gN'}, C_{jC}, C_{jE}$  على الترتيب نحو: 8, 2, 4, 8, 25 fF فنحصل على  $C_j = 47$  fF. وقيمة  $f_T$  هي حوالي 10 GHz وقيمة  $\tau_f$  هي حوالي 15 ps. وللقيم:

$$\mu_n = 600 \text{ cm}^2/\text{v.s}$$

$$t_{ox} = 40 \text{ nm}, C_{ox} = 9 \times 10^{-8} \text{ F/cm}^2, |V_{TP}| = 1 \text{ V}, K'_n = 54 \mu\text{A/V}^2$$

فإن لنبيطة قناة طويلة عندما يكون

$$|V_{GS}| = 4.2 \text{ V}, P_p = 1.5 \mu\text{m}, W_p = 5 \mu\text{m}$$

وإذا كان

$$t_{ox} = 25 \text{ nm}, C_{ox} = 1.4 \times 10^{-7} \text{ F/cm}^2, \nu_{sat} = 10^7 \text{ cm/s}, K = 0.6$$

$$\text{فإن لنبيطة قناة قصيرة عندما يكون}$$

$$|V_{GS}| = 4.2 \text{ V}, |V_{TP}| = 0.8 \text{ V}, W_p = 5 \mu\text{m}$$

ويعتمد حساب قيمة  $I_c$  في المعادلة ٤ - ٤٨ على ما إذا كان الترانزستور ثنائي القطبية في حالة حقن عالي أو منخفض المستوى (low or high level injection).

$$I_c = \beta I_b : I_b = I_{sat} \leq \frac{J_{FK} A_e}{\beta} \quad \text{إذا كان}$$

$$I_c = \sqrt{J_{FK} A_e \beta I_b} : I_b = I_{sat} > \frac{J_{FK} A_e}{\beta} \quad \text{إذا كان}$$

حيث:

$J_{FK}$ : كثافة تيار الركبة الأمامية للترانزستور ثنائي القطبية (bipolar transistor forward knee current density)

$A_e$ : مساحة الباعث.

$$J_{FK} = 0.5 \text{ ma}/\mu\text{m}^2, \beta = 50 \quad \text{وإذا كان}$$

$$J_{FK} A_e / \beta = 50 \mu\text{A} \quad \text{فإن}$$

$$A_e = 5 \times 1 \mu\text{m}^2 \quad \text{حيث}$$

$$t_{d1} = \text{الزمن اللازم لتشغيل } Q_1 \text{ باستعمال تيار الترانزستور PMOS } I_{sat}$$

$$= (C_j V_{be} / I_{sat}) =$$

$$t_{d2} = \text{الزمن اللازم لتكوين تيار المجمع } I_c$$

$$= (\tau_f I_c / I_{sat}) =$$

$$t_{d3} = \text{الزمن اللازم لشحن سعة المخرج } C_L \text{ باستعمال تيار باعث } Q$$

$$= \frac{C_L V_i}{I_{sat} + I_c} =$$

$$V_{be} = \text{جهد الأساس - الباعث في } Q_1$$

$$V_i = \text{التأرجح المنطقي عبر } C_L$$

$$C_j = C_{dp} + C_{dn} + C_{jC} + C_{jE} + C_{gN'}$$

حيث  $C_{dp}, C_{dn}, C_{jC}, C_{jE}$  هي سعات وصلات باعث  $Q_1$  ومجمع  $Q_1$ ، ومصب  $N$ ، ومصب  $P_1$  على الترتيب و  $C_{gN'}$  هي سعة أكسيد بوابة الترانزستور  $N'$ .

$$\tau_f \approx 1/(2\pi f_T)$$

= الوقت العابر الأمامي للترانزستور  $Q_1$ .

$$f_T = \text{تردد القطع للترانزستور } Q_1.$$

$$I_c = \text{تيار مجمع } Q_1$$

$$I_{sat} = \text{تيار تشبع المصّب في } P_1$$

$$= \frac{K'}{2} \left(\frac{W}{L}\right)_p (|V_{GS}| - |V_{TP}|)^2 \quad \text{للنبائط كبيرة الحجم}$$

$$= K C_{ox} \nu_{sat} W_p (|V_{GS}| - |V_{TP}|) \quad \text{للنبائط صغيرة الحجم}$$

= ثابت = K

$$\nu_{sat} = \text{سرعة تشبع الحامل (carrier)}$$

ويمكننا استعمال علاقة شبيهة بتلك المعطاة في معادلة (٤ - ٤٨) لحساب زمن تفريغ  $C_L$ .

وبالتالي فإن الترانزستور يكون في المستوى العالى عندما يكون

$I_c = 114 \text{ mA}$   
من القيم السابقة وبالتعويض في المعادلة ( ٤ - ٤٨ ) ، وبمعلومية

$$\tau_F = 15 \text{ ps} , I_c = 14 \text{ mA},$$

$$I_{\text{sat}} = 1.4 \text{ mA} , C_j = 47 \text{ fF} , C_L = 1 \text{ pf},$$

$$V_{\text{be}} = 0.8 \text{ V} , V_t = 3.5 \text{ V};$$

$$t_{d1} = 25 \text{ ps} , t_{d2} = 140 \text{ ps} , t_{d3} = 226 \text{ ps}$$

$$t_d = 391 \text{ ps}$$

٤ - ٧ ملاحظات عامة :

قما في هذا الفصل بعمل تحليل بسيط لبعض الدوائر الرقمية CMOS , NMOS , BiCMOS الأساسية .

وهذا التحليل يفيد في الطور الأول من تصميم الدوائر . وفي طور آخر تُستخدم برامج حاسب لتحليل الدائرة مع نماذج (models) مناسبة وذلك للمساعدة في تصميم الدوائر المتكاملة MOS . ومن الممكن دائما عمل التحليل البسيط مع تقريبات مقبولة حتى لأشكال الدوائر المعقدة .

وفيما يلي نعرض ملخصا لبعض الإرشادات والخطوط العامة والنقاط الأساسية التي تفيد في تصميم الدوائر المتكاملة الرقمية MOS ، وهذه النقاط تركز على معلومات هذا الفصل .

١ - يمكن اعتبار دوائر NMOS مجموعة جزئية من دوائر CMOS ورغم أن الدوائر المتكاملة الرقمية NMOS لا تُستخدم اليوم إلا أنها تُعدُّ اختيارا متاحا لتصميم الدوائر مع دوائر CMOS . ويمكن لمصمم الدوائر أن يستخدم تكنولوجيا CMOS لتصميم كلى النوعين من الدوائر بحيث يعملان في نمط استاتيكي أو ديناميكي . وتسمح دوائر CMOS بتبديد قدرة أقل على حساب مساحة سيليكون أكبر . وعند ترددات التشغيل المنخفضة يكون تبديد القدرة في دوائر CMOS عدة نانو واطات (few nanowatts) .

وفي دوائر NMOS الاستاتيكية وبسبب المسارات م قد يكون تبديد القدرة نحو عشرات الميكروواتات ويتحكم في التشغيل عند الترددات المنخفضة وعندما يصبح تبديد القدرة الديناميكي  $CV^2f$  هو العامل المسيطر ، فإن قيمة تبديد القدرة الكلى لأى من نوعى الدوائر تصبح قريبة من قيمته في النوع الآخر .

٢ - تبديد القدرة ت م في دوائر NMOS الاستاتيكية يمكن التخلص منه في الدوائر الديناميكية على حساب دوائر توقيت فوقية ( زائدة ) أكبر (higher overhead clocking circuitry) . وبالمثل فإن مساحة السيليكون الكبيرة في دوائر CMOS الاستاتيكية يمكن تقليلها في الدوائر الديناميكية على حساب دوائر توقيت فوقية أكبر . ويمكن استخدام الشكل التكويني المنطقي NMOS بالنمط التياراتى (NMOS current-mode logic configuration) لتشغيل الدائرة بقدرة حث عالية وتفريع كبير عند المخرج .

٣ - عند تصميم التشغيل الذاتي ( التلقائى / الأوتوماتى / الأوتوماتيكي ) (design automation)(DA) يكون من الأسهل التعامل مع دوائر NMOS و CMOS الاستاتيكية ، حيث أن الدوائر الديناميكية حساسة لتأثيرات التحميل وهذا يضع قيودا على أدوات التشغيل الذاتي . وتعد التركيبات البنائية ( التوبولوجيات ) لدوائر CMOS أكثر تعقيدا منها لدوائر NMOS وليس من السهل عموما استخدامها في أدوات التخطيط العام للتشغيل الذاتي عند التصميم (design automation layout tools) . وبالتالي فمن الضروري عمل خطوات ابتكارية عند تصميم تركيبات المخطط العام (layout structures) والمخطط الأرضية (floor plans) لأدوات CMOS DA وذلك لتجنب السرعة البطيئة للتشغيل والمساحة الكبيرة للسيليكون . وتعد دوائر CMOS الديناميكية من الدوائر المرشحة لمثل هذه الأدوات نظرا لأن تركيبها البنائى العام أبسط .

٤ - الحصانة العالية ضد الضوضاء (high noise immunity) لدوائر CMOS والتي قد تقترب من نصف منبع القدرة تشجع كثيرا على استخدام دوائر CMOS في أوساط النظم الضوضائية كما في الكترونيات السيارات مثلا . كما تشجع متطلبات المنبع ذي القدرة المنخفضة على استخدام دوائر CMOS في الأوساط الالكترونية القابلة للنقل (portable electronic environments) .

٥ - يُتوقع لدوائر BiCMOS أن تفوق غيرها في الاستخدامات في التسهينات عن طريق تقديم أفضل ما في كل من دوائر CMOS والدوائر ثنائية القطبية . وهذا سيجعل طرق الدوائر ثنائية القطبية جزءا من تصميم دوائر BiCMOS . وتعد المقايضات بين الأداء وكل من المساحة وتبديد القدرة في دوائر BiCMOS من التحديات التي تواجه مصممي الدوائر .

٦ - أحد النماذج (models) الرقمية البسيطة لترانزستور MOS أنه مفتاح (switch) ، إما مفتوح أو مغلق ، يمكن التحكم فيه بواسطة جهد البوابة . وتعد مقاومة التعطيل (off resistance) لهذا المفتاح بين المصب والمصدر عالية جدا وقرية من الدائرة المفتوحة . ويمكن تقليل مقاومة التوصيل (on resistance) بزيادة النسبة (W / L) لترانزستور أو بزيادة جهد البوابة .

وقيمة جهد البوابة المطلوب لتشغيل أو تعطيل الترانزستور هي  $V_T$  وتعد دالة في وسطاء ( بارامترات ) العملية (process) وانحياز طبقة القوام  $V_{BB}$  ، وعموما جهد المصدر والمصب  $V_{DS}$  . ويمكن التحكم في الجهد  $V_T$  بواسطة الزرع الأيونى لقناة MOS . وهكذا فإن مصمم دائرة MOS يستطيع أن يختار من ترانزستورات MOS بقيم مختلفة للجهد  $V_T$  .

٧ - يعد تيار المصب  $I_{DS}$  لترانزستور MOS دالة في جهود التشغيل . ولقيم أقل من  $V_T$  يسمح ترانزستور MOS بقيمة « صغيرة » للتيار  $I_{DS}$  بالفيضان ، وفي هذه المنطقة يزيد التيار  $I_{DS}$  أسياً مع كل من  $V_{DS}$  و  $V_{GS}$  . وتسمى منطقة التشغيل هذه « منطقة أسفل العتبة » (subthreshold region) ،

وتكون قيمة  $I_{DS}$  أصغر بكثير منها لو كان  $V_{GS}$  أكبر من  $V_T$  . وأما للقيم أكبر من  $V_T$  ، فإن  $I_{DS}$  يكون دالة في  $(V_{GS} - V_T)$  و  $V_{DS}$  . ولقيم  $V_{DS}$  الصغيرة جدا حيث  $V_{DS} \ll (V_{GS} - V_T)$  فإن  $I_{DS}$  يكون تقريبا متناسبا طرديا مع حاصل الضرب  $(V_{GS} - V_T) V_{DS}$  . وكلما ازداد  $V_{DS}$  أصبح  $I_{DS}$  أقل اعتمادا على  $V_{DS}$  ، و « يتشبع »  $I_{DS}$  تقريبا للقيم  $V_{DS} \geq (V_{GS} - V_T)$  أى أن معدل تغير  $I_{DS}$  بالنسبة للجهد  $V_{DS}$  يقل . وهذه تسمى منطقة التشبع . ولنفس قيمة  $V_T$  ونفس جهود التشغيل ، فإن  $I_{DS}$  يكون متناسبا طرديا مع (W/L) .

٨ - من المفيد إعادة صياغة النقطة السابقة [ رقم (V) ] من وجهة نظر أخرى بالأخذ في الاعتبار انخفاض الجهد عبر طرفي المصدر والبوابة (gate-source terminals)  $V_{GS}$  المطلوب لقيمة  $I_{DS}$  معطاة . للقيم أكبر من  $V_T$  فإن  $V_{GS}$  المطلوب يساوى مجموع  $V_T$  والحدود المعتمدة على التيار (current dependent terms) . ويمكن جعل هذه الحدود صغيرة بزيادة النسبة (W/L) أو بتقليل تيار التشغيل فمثلا في منطقة التشبع يعطى  $V_{GS}$  بالعلاقة :

$$V_{GS} = V_T + \left[ \frac{2I_{DS}}{\beta} \right]^{1/2}$$

٩ - إذا وصلت بوابة ترانزستور NMOS من النوع التحسينى بمصبه فإن البنية ثنائية الطرف (two terminal device) الناتجة تقوم بالتوصيل في اتجاه واحد بطريقة شبيهة بالصمام الثنائى ، وبالخاصية I - V ذات القانون التربيعى

$$I = \frac{K'}{2} \left[ \frac{W}{L} \right] (V - V_T)^2$$

ومن ناحية أخرى إذا وصلت بوابة ترانزستور NMOS من النوع الاستنزافى بمصدره فإن البنية ثنائية الطرف الناتجة تقوم بالتوصيل فى الاتجاهين . ولقيم  $V$  الموجبة الصغيرة فإن البنية تعمل كمقاومة غير خطية مُعدّلة (modulated nonlinear resistance) ، ولقيم  $V$  الموجبة الكبيرة فإنها تعمل كمصدر تيارى . ولقيم  $V$  السالبة فإنها توصل بطريقة شبيهة

بالصمام الثنائي وبخاصية I-V ذات قانون تربيعي مثل حالة الترانزستور من النوع التحسيني .

١٠ - أثناء تشغيل دوائر MOS الرقمية الاستاتيكية فإن العقدة المنطقية للمخرج إما أن تُجذب لأعلى نحو  $V_{DD}$  خلال مقاومات متعددة للجذب لأعلى (pull-up polyresistors) أو ترانزستورات حمل (load transistors) MOS ، أو أن تُجذب لأسفل نحو الأرض خلال دوائر حث MOS للجذب لأسفل ، وفي دوائر NMOS تكون ترانزستورات الحمل MOS للجذب لأعلى إما من النوع التحسيني أو الاستنزافي ، بينما في دوائر CMOS ، تكون عبارة عن ترانزستورات PMOS من النوع التحسيني . وهذا الشكل التكويني لدائرة MOS يُطلق عليه الشكل التكويني للجذب لأعلى والجذب لأسفل [pull-up pull-down (PUD) configuration] .

وفي دوائر NMOS بالأحمال من النوع الاستنزافي يكون مسار الدائرة للجذب لأسفل أقوى "stronger" من مسار الجذب لأعلى ، وبالتالي يكون للجهد  $V_0$  المدى  $0.05 V_{DD} - 0.1 V_{DD}$  بينما  $V_1 = V_{DD}$  . إلا أنه في دوائر CMOS تكون قوى "strengths" الدوائر للجذب لأعلى والجذب لأسفل عادة متساوية و  $V_0 = 0$  و  $V_1 = V_{DD}$  .

(١١) لا يقتصر تأثير مسارات دائرة الجذب لأعلى والجذب لأسفل في بوابات MOS الاستاتيكية على  $V_0$  و  $V_1$  فحسب ولكنها تؤثر أيضا على  $t_{ch}$  و  $t_{dis}$  بحيث تؤثر على متوسطي قيمتي التيارين المتوفرين  $I_{ch}$  و  $I_{dis}$  لشحن وتفريغ سعة عقدة المخرج  $C_L$  . ونظرا لأن ترانزستورات MOS لا تعاني من تأثيرات خزن الشحنة (charge storage effects) - كما هو الحال في الترانزستورات ثنائية القطبية - فإنه يمكن التعبير عن الزمنين  $t_{ch}$  و  $t_{dis}$  ببساطة بالتعبيرين  $V_i C_L / I_{ch}$  و  $V_i C_L / I_{dis}$  على الترتيب .

(١٢) بالإضافة إلى المقاومات المتعددة وترانزستورات NMOS و PMOS ذات

قيم  $V_T$  المختلفة فإن عناصر الدائرة الأخرى التي قد تكون متوفرة لدى مصممي الدوائر الرقمية MOS في تكنولوجيا معطاة هي : الترانزستورات npn , pnp ثنائية القطبية ، والسعات MOS التي تتكون بين البوابات وقنوات MOS ، والسعات ذات السيليكون المتعدد (poly capacitances) التي تتكون بين طبقتين من السيليكون المتعدد أو بين السيليكون المتعدد والمعدن .

(١٣) يمكن ترتيب الترانزستورات والسعات لتنفيذ الدوائر الديناميكية ، NMOS

BiCMOS ، CMOS التي يُتحكم فيها بواسطة ساعات متعددة الأطوار

حيث تُخزن المعلومات على ساعات ( مكثفات ) .

(١٤) في دوائر MOS وخاصة الديناميكية ، وفي دوائر CMOS و BiCMOS

يمكن أن يكون تبديد القدرة العابر  $CV_L^2 f$  مركبة هامة في تبديد القدرة

الكلي .



المعمدة على البيانات (data-dependent jump operations) . وهذا يؤثر على اختيار أسلوب بناء النظام (system architecture) فمثلا يمكن استخدام التنفيذ على خط تعليمات (pipelining) كما سنوضح هذا في البند ٥ - ٣ .

وفي مجال معالجة البيانات أدى استخدام VLSI إلى تحسين أسلوب بناء الحاسب (computer architecture) وخاصة على مستوى الحاسبات الصغيرة (الدقيقة) (microcomputers) أو المشغلات الدقيقة (microprocessors) . فمثلا يؤدي دمج وظيفتي الحاسب والذاكرة (arithmetic and memory functions) على شريحة واحدة إلى إلغاء الحاجة إلى تمرير بيانات (passing data) خارج الشريحة (off-chip) للوصول للذاكرة (to access memory) . وهذا التقليل في متطلبات نقل البيانات يؤدي لاشك إلى تحسين أداء النظام وتقليل أطراف توصيل الإدخال والإخراج (I/O pins) . وبالإضافة إلى ذلك فإن دمج وظائف الحاسب والمنطق والذاكرة في كل خلية من منظومة تشغيل بيانات (data-processing array) يعطي منظومة تركيبية (نمطية - أي مركبة من وحدات متكررة) (modular array) مناسبة لدوائر VLSI وسنشرح هذا في البند التالي .

### ٥ - ٣ منظومات المنطق في الذاكرة

#### Logic - In - Memory (LIM) Arrays

من الوسائل التي تستخدم للحصول على تشغيل ذي سرعة عالية (high-speed processing) دمج وظيفتي المنطق والذاكرة في وحدات بناء أساسية (basic building blocks) . وتُرتَّب هذه الوحدات في منظومات منتظمة (regular arrays) تسمى عادة منظومات المنطق في الذاكرة (LIM arrays) (انظر المراجع 15-21) . ويمكن اعتبار مثل هذه المنظومة إما منظومة ذاكرة مُحسَّنة منطقياً (logically enhanced memory array) أو منظومة منطق (logic array) يمكن برمجتها خلالها لتنفيذ وظيفة منطقية مرغوب فيها . وأهم ميزة لهذه المنظومات هي مناسبتها لدوائر LSI, VLSI بسبب البناء التركيبي النمطي العالي (highly modular structure) لهذه المنظومات ، وكذلك لأن الماكينات الرقمية (digital machines) يمكن بناؤها باستخدام أنواع قليلة من هذه

التصميم باستخدام المركبات القياسية ، بينما قد يكون من الأفيد دمج وظيفتي الذاكرة والمنطق معا عند التصميم باستخدام شرائح LSI/VLSI .

والقصد من الفصل الحالي التركيز على بعض اعتبارات استخدام شرائح LSI ، مع اعطاء بعض أمثلة التصميم .

### ٥ - ٢ تصميم النظام الفرعي باستخدام LSI/VLSI

#### Subsystem Design For LSI/VLSI

ارتبط التقييم المستمر للدوائر المتكاملة الرقمية نحو درجة أعلى من التكامل بزيادة في الأداء . وقد أدى هذا إلى منح مصمم الدائرة فرصة لمكاملة النظم الفرعية الرقمية أو حتى النظم الكاملة (complete systems) على شريحة سيليكون . ويمكن تجميع استخدامات أو تطبيقات VLSI في تصميم النظم الفرعية في تكامل :

١ - شرائح الذاكرة ذات السعة الكبيرة (large capacity memory cells) . [ انظر المرجعين 2,3 ] .

٢ - النظم الفرعية لتشغيل (معالجة) البيانات (Data Processing Subsystems) . [ انظر المرجعين 4,5 ] .

٣ - النظم الفرعية لمعالجة (تشغيل) الإشارات (Signal Processing subsystems) . [ انظر المراجع 6-10 ] .

وحديثاً ظهر تأثير دوائر VLSI - من ناحية الأداء ومساحة السيليكون - في مجال معالجة الإشارات . والطلب على معالجة الإشارات يفوق الطلب على تشغيل البيانات أو الذاكرات ، وذلك لأن معالجة الإشارات تستلزم عمليات (تشغيل) في الوقت الحقيقي (real-time operations) عند معدلات عالية من البيانات (at high data rates) ، كما أن تشغيل البيانات يشتمل على تكامل عمليات بدائية بسيطة نسبياً (مثل : اجمع واطرح واحجب وقارن) (add, subtract, mask, compare) بينما تشتمل معالجة الإشارات على تكامل عمليات بدائية أكبر (مثل الضرب) (multipliers) . ونظراً لطبيعة معالجة الإشارات فيوجد عدد قليل من عمليات القفر

المنظومات ( انظر المرجع 22 ) . وبالإضافة إلى هذا فإن هذه المنظومات لها الخصائص التالية :

### (١) مرونة الوظيفة أو الدالة (Function Flexibility)

بين شكل ٥ - ١ صيغة عامة لمنظومة LIM أساسية يمكن استخدامها في عمليات نقل البيانات أو تشغيل البيانات . وتتكون المنظومة من  $N$  عمود و  $M$  صف ، وقد أعطيت كل خلية علامة (label) أو رقما مميزا مزدوجا يشير إلى رقمي الصف والعمود . وللخلية مجموعتان من المداخل : مداخل التحكم (control inputs) ومداخل البيانات (data inputs) . وتحدد مداخل التحكم صيغة تشغيل (mode of operation) كل خلية ، بينما تقوم مداخل البيانات بحمل البيانات لتشغيلها . وتجزأ مجموعة مداخل التحكم إلى مجموعتين  $A$  و  $B$  لمعلومات الإدخال والإخراج . وتوصل مداخل التحكم الخاصة بالخلايا التي على الحدود (boundary cells) بمصفوفة تعليمات (instruction matrix) ، بينما توصل مداخل البيانات بمصفوفة بيانات (data matrix) . ويتم تنفيذ هذه المصفوفات باستخدام ذاكرات للقراءة فقط (read-only memories) (ROMs) ويمكن تغيير وظيفة كل خلية ، وبالتالي وظيفة المنظومة ، بتغيير محتويات مصفوفة التعليمات . وهكذا فإن الخلية التي تعمل مثلا كجهاز جمع كامل (full-adder) في صيغة ما ، يمكن أن تعمل كمرحلة عداد (counter stage) في صيغة أخرى .


### (٢) القابلية للاختبار (Testability)

نظرا لطبيعة التركيب المنتظم (regular structure) لمنظومات LIM فاختبار هذه المنظومات لاكتشاف الأخطاء وتشخيصها (testing for faults and diagnosing) أسهل بكثير منه في حالة الشبكات المركبة (constructed networks) التي تحتوي على نفس العدد من العناصر ( انظر المرجعين 24,25 ) .

### (٣) تجنب الأخطاء وتفاديها (Fault Accomodation)

بسبب المرونة التي أشرنا إليها في الخاصية الأولى ( رقم ١ ) ) يمكننا غالبا تجنب الخلايا المعزولة التي حدث بها الخلل ( الخلل/العطب ) (isolated faulty cells) في منظومة ، عن طريق برمجة الخلايا المجاورة كي تتجنب أى اتصال نشيط (active connection) بهذه الخلايا ذات الخلل .

مصفوفة تعليمات



شكل ٥ - ١

صيغة عامة لمنظومة LIM [ المنطق - في الذاكرة (logic-in-memory) ] . وتُغيّر وظيفة كل خلية LIM باستخدام محتويات مصفوفتي التعليمات  $A, B$  . بيانات الإدخال تحتويها مصفوفتا البيانات  $A, B$  ، بينما بيانات الإخراج تحتويها مصفوفتا البيانات  $A$  و  $B$  .

#### (٤) إمكانية التوصيلات الداخلية بين المنظومات الفرعية

(Subarray Interconnectability)

يمكن تنفيذ المنظومة الخلية (cellular array) عن طريق توصيلات داخلية مَوْسَّعة (macrocellular interconnection) بين المنظومات الفرعية الخلية (cellular subarrays) حيث كل من هذه المنظومات الفرعية مُنْفَذة على شريحة LSI. ونظرا لأن كل خلية ترتبط بعدد بسيط من التوصيلات للخلايا المجاورة، فيكون نموذج التوصيلات البينية على الشريحة بسيطا. وبالإضافة إلى هذا فإن عدد المداخل / المخرجات المتصلة بأطراف (أحرف) (edges) المنظومة أو المنظومة الفرعية بسيط نسبيا.

#### (٥) القدرة الصغيرة والسرعة العالية

(Low Power and High Speed)

نظرا لأن كلا من عدد المداخل (fan-in) المطلوب وعدد تفرجات المخرج (fan-out) المطلوب يُعد صغيرا، فيمكن للخلايا أن تعمل عند مستويات منخفضة من القدرة (low-power levels) دون التعرض لمخاطر العمل عند سرعات عالية عند استخدام التكنولوجيا لتنفيذ الخلايا.

#### (٦) عدم التأثر بتطور التكنولوجيا

(Insensitivity to Improvement in Technology)

عندما تتقدم التكنولوجيا مستقبلا فإن ذلك سيسمح بكثافة أكبر للدوائر في الشريحة الواحدة (higher circuit density per chip)، إلا أن ذلك لن يعنى إعادة كاملة لتصميم النظام الرقمي المبني على ترتيب المنظومات (array-organized digital system)، وإنما يتطلب فقط استخدام عدد أصغر من المنظومات الفرعية (الشرائح) في بناء منظومات كاملة.

#### (٧) الجهد البسيط في التصميم

(Simplified Design Effort)

نظرا لأن كل منظومة فرعية تتكون من تكرار خلية واحدة بسيطة نسبيا، فيمكن تركيز كل جهد التصميم على بناء وتركيب دائرة هذه الخلية وذلك بالنسبة لاعتبارات السرعة ومساحة السيليكون والتسامح.... الخ.

وقد أدت قدرة الدوائر المنطقية EFL على تنفيذ وظائف الذاكرة والمنطق بصورة اقتصادية إلى جعلها مناسبة لمنظومات LSI LIM. وفي البندين التاليين سنعطى مثالين لذلك وهما: استخدام EFL لتنفيذ منظومات انتقال (أو نقل) المعلومات (information transfer arrays)، ومنظومات الترتيب (الفرز/التصنيف) (sorting arrays).

#### ١ - ٣ - ٥ منظومات الانتقال

(Transfer Arrays)

يمكن لمنظومة نقل المعلومات أن تستقبل معلومات متتالية (على التوالي) (serial information) أو معلومات متوازية (على التوازي) (parallel information) ثم تقوم بتحويلها من صيغتها إلى الصيغة الأخرى. ويبين شكل ٥ - ٢ جزءا من هذه المنظومة، بينما يبين شكل ٥ - ٣ استخدام EFL لتنفيذ الخلية الأساسية. والخلية لها مدخلان للبيانات (two data inputs):

بيانات الإدخال على التوالي (serial input data) (SID)

وبيانات الإدخال على التوازي (parallel input data) (PID)

ومخرجان للبيانات (two data outputs):

بيانات الإخراج على التوالي (serial output data) (SOD)

وبيانات الإخراج على التوازي (parallel outputs data) (POD)

ولتقليل العدد الكلي للمداخل والمخارج فإن جميع مداخل ومخارج البيانات المتوازية (PIDs & PODs) الخاصة بعمود (column) تُربط بأسلاك OR مع بعضها البعض (wired-OR) ولكل خلية ثلاثة مداخل تحكم X, Y, Z مؤقتة بساعتى طور (clocked with two phase-clocks)  $C_1, C_2$  وذلك للسماح بعملية المتبوع والتابع (master-slave operation).


ويسمح التنفيذ الذى يستخدم المنطق EFL بأداء عمليتين منطقتين عند المتبوع (master) وعملية منطقية واحدة عند التابع (slave) بدون زيادة التبيد الكلي للقدرة (total power dissipation) أو مساحة السيليكون.

٥ - ٣ - ٢ منظومات الترتيب

Sorting Arrays



منظومة الترتيب هي ذاكرة متعددة الكلمات (multiple-word memory) تحتفظ بصيغة مرتبة بجميع كلمات البيانات التي تُغذَى داخلها ، وبالنسبة للكلمات التي قُرئت يتم الحصول عليها بترتيب حجمها مبتدئين بأكبر كلمة ( أو بأصغر كلمة حسب الرغبة ) . ونفرض أن أكبر طول للكلمات هو  $n$  . ويمكن لهذه المنظومة أن تُستخدم كوحدة دالية (functional unit) داخل المشغّل المركزي (central processor) في حاسب للأغراض العامة (general-purpose computer) أو لنظام حسابي ذي غرض خاص (special-purpose computing system) يحتاج للمقدرة على الترتيب (sorting capability)

ومنظومة الترتيب التي سنصفها فيما يلي هي عبارة عن شكل متكرر ثنائي البعد (two-dimensional iterative configuration) ذي خلايا متطابقة (identical cells) كل منها عبارة عن دائرة منطقية متتابعة بسيطة (simple sequential logic circuit) [ انظر المرجع رقم 27 ] . وكل خلية متصلة فقط بالخلايا المجاورة لها مباشرة ، بينما الخلايا التي حول أطراف (edges) المنظومة متصلة بإشارات ثابتة (fixed signals) أو بمسجلات . ويبين شكل ٥ - ٤ شكل المنظومة مع مسجّل إدخال/إخراج  $X$  (input-output register) ومسجل  $W$  لاختيار الكلمة (word-selected register) . وتتصل جميع أطراف الإدخال للخلايا (cell input terminals) الموجودة على الجانب الأيمن للمنظومة بإشارة منطقية  $Z_0$  (مثبتة عادة عند 1) بينما تعمل المخارج المشار إليها بالرمز  $Z$  على الجانب الأيسر للمنظومة كمداخل لمراحل (stages) المسجّل  $W$  . وتحتوي كل خلية على دائرة قلابية - يُرمز لمحتواها بالرمز  $Y$  - بحيث يمكن لمجموعة الدوائر القلابية ( وعددها  $n$  ) في أي صف من صفوف (rows) المنظومة ( وعددها  $N$  ) أن تُستخدم لتخزين كلمة واحدة من  $n$  رقم (n-digit word) . ويفترض أن تكون هذه الكلمات في صيغة مشفرة (encoded) ، كأن تكون مثلا في صيغة نظام الأعداد العشري الثنائي ( أي العشري المكوّد ثنائيا ) (binary-coded decimal number system) ، حيث الأرقام ذات أكبر قيمة معنوية (most significant digits) عند الأطراف اليسرى للكلمات ، ومع استخدام نظام مكمل  $1$  - أو مكمل  $2$  لتمثيل الأعداد السالبة ، مع اعتبار أن شفرة الإشارة السالبة هي صفر "0" في أقصى يسار الكلمة .



شكل ٥ - ٢

منظومة نقل المعلومات للإدخال على التوالي أو على التوازي وللإخراج على التوالي أو على التوازي




- (تحكم على التوازي)  $X = C_1 \cdot I(\text{PARALLEL CONTROL}) = C_1 \cdot PC$
- (تحكم على التوالي)  $Y = C_1 \cdot I(\text{SERIAL CONTROL}) = C_1 \cdot SC$
- (تحكم على التوالي)  $Z = C_2 \cdot I(\text{SERIAL CONTROL}) = C_2 \cdot SC$

شكل ٥ - ٣ خلية EFL لمنظومة نقل المعلومات

(ب) أسفل كلمة تُنسخ في المسجل X . والكلمات التي فيها "0" في المسجل W لا تُحرك من موضعها .

ويتم الترتيب (sorting) باستخدام هذه المنظومة عن طريق الاحتفاظ بملف مُرتَّب (sorted file) من الكلمات التي أُدخلت سابقا حيث تكون أكبر كلمة في أعلى المنظومة (top of the array) وأصغر كلمة وأي صفوف فارغة (blank rows) في أسفلها (bottom of the array) . وكل كلمة جديدة مطلوب ترتيبها تُدخل في هذا الملف في دورة تشغيلية واحدة (single operational cycle) . ولقراءة (reading out) الكلمات التي في الملف بالترتيب من الكبرى إلى الصغرى (largest to smallest) ضع "1" في أعلى مرحلة (uppermost stage) في المسجل W . ثم نفذ تكراريا الخطوة رقم (٢) في الدورة ، مع إزاحة (shifting) الـ "1" لأسفل في المسجل W ، صفا واحدا في كل خطوة . وإذا أردنا الكلمات بالترتيب العكسي ، فيمكننا أن نبدأ بوضع "1" في أسفل المسجل W ثم إزاحته بعد ذلك لأعلى .

ويبين شكل ٥ - ٥ خلية المنظومة وتنفيذها باستخدام المنطق EFL ، حيث تستخدم خمس EFL بنيات (structures) فقط بدلا من ٢٠ بوابة معتادة (conventional gates) . وبوابة الأغلبية (majority gate) في كل خلية تكوّن جزءا من سلسلة (chain) من n بوابة من هذه البوابات . ويسمح المدخلان x, y لهذه البوابة بأن تعمل كمقارن (أي جهاز مقارنة) للحجم (size comparator) ، بحيث يأخذ المخرج Z (Z-output) في أقصى اليسار في كل صف القيمة "1" فقط عندما يكون العدد الممثل على مجموعة الخطوط x (x-lines) الداخلة هذا الصف أصغر من أو مساويا للعدد الممثل في سلسلة الدوائر القلابية y (cascade of y-flip-flops) في الصف نفسه . وعادة تنفذ الخطوة رقم (١) والمسجل W فارغ (empty) في البداية ، بحيث أن جميع ناقلات W (الموصلات العمومية) (w busses) في جميع صفوف المنظومة تحمل القيمة صفر "0" . وفي هذه الحالة فإن المخرج x (x-output) في كل خلية يحمل نفس قيمة المدخل x (x-input) وبذلك فإن  $\bar{x} = x$  أي أن محتويات المسجل x تنقل لأسفل لجميع صفوف المنظومة . وكنتيجة لهذا فإن المقارنات في الخطوة رقم (١) تُعمل بين الكلمة x وكل كلمة Y مخزونة في المنظومة .



شكل ٥ - ٤ منظومة ترتيب ذات خلايا (أ) (ب)

شكل ٥ - ٤

منظومة ترتيب ذات خلايا

وتُعامل الكلمة بأكملها كوحدة واحدة أثناء عمليات الإدخال والإخراج والترتيب . وتتكون الدورة الواحدة من العمليات في المنظومة من خطوتين :

- ١ - خطوة مقارنة (comparison step) : وفيها تُقارن الكلمة X الموجودة في المسجل X آنيا مع الـ N كلمة المخزونة في صفوف المنظومة ، ثم يوضع "1" في المسجل W في الصفوف التي تكون كلماتها (بما في ذلك الكلمات الفارغة (blank words) أصغر أو مساوية للكلمة X ، بينما يوضع "0" في المسجل W في الصفوف التي تكون كلماتها أكبر من الكلمة X .
- ٢ - خطوة تنفيذ (execution step) : وفيها

- (أ) مجموعة جميع الكلمات المخزونة في المجموعة الجزئية (subset) أو الصفوف التي فيها "1" في المسجل W تُحرك لأسفل مسافة صف واحد في داخل المجموعة ، بينما الكلمة الموجودة في المسجل X تُنسخ في أعلى صف .

وأثناء تنفيذ الخطوة رقم (٢) نلاحظ أنه بالنسبة للصف الذي يحتوي عنده المسجل W القيمة صفر "0" يكون "0" = W ، وبالتالي فإن كل خلية في هذا الصف تتبع في عملها للعلاقتين :


$$\hat{x} = x , \quad y = y_{i-1}$$

أى أن الصف ساكن ( ثابت / استاتي ) (static) ويعمل كما لو لم يكن موجودا . بينما الصف الذي يحتوي عنده المسجل W القيمة واحد "1" يكون له "1" = W ، وبالتالي فإن كل خلية تعمل تبعا للعلاقتين :


$$\hat{x} = y , \quad y = (cx)_{t-1}$$

وهكذا فإن الكلمة المخزونة في الدوائر القلابية في هذا الصف تنقل إلى مجموعة خطوط x التي تمر لأسفل من هذا الصف . وبالنسبة للمنظومة ككل فإن جميع الكلمات الموجودة في المجموعة الجزئية من الصفوف (subset of rows) والمكونة من الصفوف التي تحتوي على المسجل X والصفوف التي تحتوي على العلامة "1" في المسجل W ، تتزحزح لأسفل دوريا (shift down cyclically) صفا واحدا (one row position) داخل هذه المجموعة الجزئية . وتتملأ محتويات المسجل X الموضع العلوي (top position) ، بينما تعود محتويات أسفل صف ذي علامة (lowest-marked row) إلى المسجل X .

ويمكن استخدام منظومة الترتيب أيضا لتنفيذ دالة منطقية اختيارية ، كذاكرة دَفَع لأسفل (pushdown memory) ( أى الداخل أخيرا هو الخارج أولا (last-in first-out) ، أو ذاكرة خازنة وسيطة ( ذاكرة عازلة ) (buffer memory) ( أى الداخل أولا هو الخارج أولا ) (first-in first-out) ، أو ذاكرة معنونة بالمحتوى (content addressed-associative - memory) [ انظر المراجع أرقام 31 - 28 ] . واستخدام المنطق EFL في تنفيذ هذه الأجهزة يفيد أيضا من الناحية الاقتصادية .



(أ)




شكل ٥ - ٥

(ب) تنفيذها باستخدام EFL

(أ) خلية منظومة الترتيب

من التطبيقات الرئيسية التي تستخدم فيها دوائر LSI/VLSI الرقمية استخدامها في مجال معالجة الإشارات (signal processing) [ انظر المرجعين 32,33 ] . وإلى زمن قريب كانت معظم مشغلات الإشارات (signal processors) تنفذ باستخدام النماذج التناظرية (analog devices) ( أى الأجهزة والوسائل ذات الصبغة المتصلة أو القياسية ) نظرا للتعقيد (complexity) في المشغلات الرقمية المكافئة . وقد أدى التقدم الحديث في دوائر LSI/VLSI إلى إمكانية تنفيذ هذه المشغلات رقميا وذلك من ناحيتي سهولة التنفيذ والعامل الاقتصادي . وبالإضافة إلى هذا فإن التنفيذ الرقمي له عدة مميزات كالاستقرار الأفضل (superior stability) والدقة الأعلى (higher accuracy) وعدم الحاجة إلى المعايرة (calibration) أو الضبط (adjustment) ، وإمكانية البرمجة لعمل أى تغييرات أو إضافات جديدة . وفي هذا البند سندرس بإذن الله تنفيذ وحدات الترشيح الرقمية باستخدام دوائر LSI ، وذلك عن طريق مناقشة مثال .

يبين شكل ٥ - ٦ مخططا سهما لناحيتي الإرسال والاستقبال (transmitter and receiver sections) في نظام هاتفى لصياغة الشفرة وترجمتها (coder and decoder system) ويقوم جهاز صياغة الشفرة بتحويل إشارة تناظرية (analog signal) إلى إشارة رقمية [ مفكوك شفرتها بقانون  $\mu$  أو قانون A ] ( $\mu$ -law-decoded (or A-law-decoded) signal) [ انظر المرجع رقم 34 ] . وقانون  $\mu$  يشير إلى قانون فك الشفرة غير الخطية (nonlinear decoding law) المستخدم في المحوّل التناظرى الرقمية (A/D converter) لتقليل الحاجة إلى الكلمات كبيرة الحجم . ويتكون جهاز صياغة الشفرة من مرشح لإمرار الترددات المنخفضة (LPF) (low-pass filter) ، ومحوّل تناظرى رقمى ، ومشغّل رقمى (digital DP processor) . ويحتوى المشغّل الرقمية على مرشح رقمى (DF) (digital filter) ومشغّلين :  $P_1$  ويسمى الموسّع (expander) و  $P_2$  ، ويسمى الضاغط أو الكابس (compressor) وذلك للتحويل من إشارة مفكوك شفرتها بقانون  $\mu$  (  $\mu$ -decoded signal) إلى إشارة مفكوك شفرتها خطيا (linearly decoded signal) وكذلك بالعكس . والتحويل ضرورى وذلك لأن



شكل ٥ - ٦

مخططات سهمة لأجهزة صياغة الشفرة وترجمتها عند المرسل TX والمستقبل RX في نظام هاتفى .

الوحدة الرقمية (digital block) تعمل بالشفرة الخطية (linear codes) . ويمكن شرح المخطط السهمى للمستقبل بطريقة مماثلة . ومن الممكن بالنسبة لكل من الوحدتين DP\* ، DP أن يكون لهما نفس تنفيذ الدائرة المتكاملة LSI ، ولا يختلفان إلا في القناع المعدنى (metalization mask) النهائى فقط .

٥ - ٤ - ١ مواصفات النظام الفرعى

Subsystem Specifications

سندرس فيما يلى تنفيذ الوحدتين DP\* ، DP باستخدام دوائر LSI . والمعلومات التالية تخص نظاما عاما .  
١ - معدل أخذ العينات (sampling rate) عند مدخل DP ( ومخرج DP\* ) هو 32 kHz . وتؤخذ هذه القيمة أكبر من أقل معدل لأخذ العينات (minimum sampling rate) وهو 8 Hz ] والذى يساوى ضعف عرض النطاق الترددى

يمكن تمثيل  $K_1, K_2$  بكلمة مكونة من  $(4+1)$  bits ، ومعامل المرشح (filter coefficient) بكلمة مكونة من  $(6+1)$  bits ، والرقم  $(+1)$  bit هو رقم الإشارة .

٥ - يُفترض أن حجم كلمة البيانات  $(19+1)$  bits (data word size) يكون مناسباً لحسابات المرشح الرقمي (DF arithmetic) .

#### ٥ - ٤ - ٢ أسلوب بناء النظم الفرعية

##### Subsystem Architecture

من أهم العوامل في تصميم دوائر LSI/VLSI اختيار أسلوب بناء معين . وهناك ثلاثة أساليب مختلفة :

- ١ - نظام البيانات المتوازية (Parallel-data system)
- ٢ - نظام البيانات المتوالية (Serial-data system)
- ٣ - نظام البيانات على خط تنفيذ تعليمات (Pipeline-data system)

في نظام البيانات المتوازية تظهر الوحدات (الأرقام) (bits) المختلفة لكلمة البيانات على مداخل متوازية (parallel input) ، وتكون الفترة الزمنية المصاحبة للوحدة (time interval associated with a bit) مساوية للفترة الزمنية المصاحبة للكلمة . بينما في حالة نظام البيانات المتوالية تظهر الوحدات على التوالي (sequentially) ابتداءً - عادةً - بالوحدة ذات أقل قيمة معنوية . ومن الواضح أن نظام التوازي يؤدي إلى سرعة تشغيل عالية وتركيبات ذات درجة عالية من التعقيد (highly complex hardware) ، بينما في نظام التوالي تكون سرعة التشغيل بطيئة ودرجة التعقيد في التركيبات أقل .

وكحل وسط ذي كفاءة أكبر يستخدم أسلوب البناء على خط تنفيذ تعليمات حيث يُفصل بين الوحدات المنطقية المتتالية بدوائر قلابة لإعادة التوقيت (retiming flip-flops) [ انظر المرجع رقم 35 ] . وتؤدي هذه الطريقة إلى خلايا بناء نمطية (modular building cells) مناسبة لدوائر LSI . وتؤدي هذه النمطية إلى توفير في مساحة السيليكون ، وتقليل جهد تصميم دوائر LSI من حيث التخطيط العام (layout) والحل الأمثل (optimization) وتحديد الخصائص (characterization)

(bandwidth) للإشارة قيد البحث [ حتى تكون هناك فسحة في متطلبات تصميم المرشح الأولى (prefilter) (LPF) وحجم العينة (sample size) هو 8 وحدات (8 bits) .

٢ - معدل أخذ العينات عند مخرج DP ( ومدخل  $DP^*$  ) يساوي 8 Hz . وحجم العينة يساوي 8 bits .

٣ - يُفترض أن مرشحاً رقمياً من الرتبة الرابعة (fourth-order DF) يكون مناسباً لمدى التطبيقات وهذا المدى يشمل قنوات تليفونية فردية (single telephone channels) . ومن وجهة نظر التنفيذ باستخدام دوائر LSI ولأغراض الاستقرار فإن المرشح الرقمي ذا الرتبة الرابعة ينفذ كمقطعين متتابعين من الرتبة الثانية إلى هذا فعند التنفيذ باستخدام دوائر LSI نشارك زمناً (time-share) مقطعا واحداً من الرتبة الثانية (a single second-order section) ليقوم بوظيفة المقطعين من الرتبة الثانية .

٤ - دالة الانتقال الكلي (overall transfer function) للمرشح من الرتبة الرابعة الذي نتكلم عنه تُعطى في المجال  $Z$  (Z-domain) بالعلاقة التالية :

$$T(z) = K_1 \left( \frac{1 - a_{11}z^{-1} + a_{12}z^{-2}}{1 - b_{11}z^{-1} + b_{12}z^{-2}} \right) K_2 \left( \frac{1 - a_{21}z^{-1} + a_{22}z^{-2}}{1 - b_{21}z^{-1} + b_{22}z^{-2}} \right)$$

حيث  $K_1, K_2$  : عاملان قياسيان ( لتغيير الأبعاد ) (scaling factors) ، والثابت  $a_{ij}$ 's : معاملات المرشح (filter coefficients) [ انظر المرجع رقم 7 ] . ويختار حجم هذه الكلمات بناء على القيم العظمى (max. values) فمثلاً عندما يكون :

$$k_1 = \frac{3}{16}, k_2 = \frac{11}{16}, a_{11} = 1, a_{12} = 1, b_{11} = \frac{39}{32}$$

$$b_{12} = \frac{13}{32}, a_{21} = \frac{21}{32}, a_{22} = 1, b_{21} = \frac{23}{16}, b_{22} = \frac{29}{32}$$

والاختبار (testing). وسوف نتبع أسلوب البناء هذا (على خط تنفيذ تعليمات) في التصميم الذي نعرضه هنا.

يمكن شرح هذه الطريقة كما يلي: في حالة نظام التوالى يمكن تنفيذ الدوال المنطقية التوافقية في دائرة عن طريق مجموعة بوابات منطقية متوالية متعددة المستويات (serial multilevel logic gates). وحيث أن التأخير الكلى (total delay) هو مجموع التأخيرات في المستويات المنطقية في مسار إشارة (signal path)، فلذلك تحدث تأخيرات كبيرة حرجة. فبدلاً من اتباع هذه الطريقة يمكننا تقسيم هذه البوابات المنطقية متعددة المستويات إلى عدد من مقاطع منطقية أصغر (smaller logic sections) تفصل بينها دوائر قلابة لإعادة التوقيت (retiming flip flops) (خط تنفيذ تعليمات pipeline). وتأخير المسار الحرج (critical path delay) في كل مقطع أقل بكثير منه في الدائرة الواحدة (single circuit)، ولذلك يعمل بناء خط تنفيذ التعليمات بمعدل ساعة أكبر (higher clock rate). وهكذا فإن الدالة المنطقية يتم تنفيذها في عدة فترات ساعة أقصر (shorter clock intervals) بدلاً من فترة واحدة طويلة. وقد يكون الزمن الكلى المطلوب لتنفيذ الدالة أطول منه في حالة النظام المتوالى (serial system) إلا أن هذا التأخير الزائد ليس له تأثير على أداء النظام، والتحسين الهام الذى تم الوصول إليه هو زيادة الإنتاجية (increased throughput).

ويجب ملاحظة أنه لا يُحتاج إلى أى زيادة في المكونات المادية (hardware) المطلوبة للدوائر القلابة لإعادة التوقيت (retiming flip-flops) وذلك لأنه في النظم الرقمية لمعالجة الإشارات (digital-signal-processing systems) وعلى الأخص في المرشحات الرقمية يتم تخزين ناتج أى عملية حسابية (output of a given arithmetic operation) في ذاكرة متوالية (serial memory).

### ٣ - ٤ - ٥ تنفيذ دوائر منطق النظم الفرعية


#### Subsystem Logic Implementation

يُعد تنفيذ كل من  $P_1$  و  $P_2$  (وبالتالى  $P_1^*$  و  $P_2^*$ ) بسيطاً ومباشراً [ انظر المرجع رقم 34 ]، ونتركه كتدريب للقارىء. وناقش فيما يلى تنفيذ المرشح الرقمية DF باستخدام دوائر LSI.

كما ذكرنا سابقاً فنستخدم مقطع مرشح من الرتبة الثانية متعدد الإرسال (الاتصال) الزمنى (time-multiplexed second-order filter section) وذلك لتنفيذ المرشح الرقمية من الرتبة الرابعة (fourth-order DF). ويبين شكل ٧ - ٧ المرشح الرقمية الذى يتكون من مقطع تحكم إدخال (I) ومقطع مرشح من الرتبة الثانية (2D). ومقطع الإدخال (I) يستقبل المدخلات من  $P_1$  أو داخلياً (internally) من مخرج 2D. وهكذا تكون المدخلات إلى 2D عبارة عن كلمة من (19+1) وحدة (bits) عند تردد 64 kHz. وبالتالي فإننا نحتاج إلى تردد ساعة (clock frequency) أكبر من أو يساوى 1.28 MHz (64 kHz x 20 bits) لتشغيل المعلومات في بناء خط تنفيذ المعلومات. وسوف نختار قيمة تردد الساعة 2.048 MHz نظراً لأن هذه القيمة هي المتوفرة عادة في النظام العام (general system).


ويمكن تنفيذ مقطع المرشح ذى الرتبة الثانية (2D) باستخدام ذاكرة قراءة فقط ROM (Read Only Memory realization) [ انظر المرجع رقم 37 ]. ويبين شكل ٥ - ٨ تنفيذ مقطع مرشح رقمى من الرتبة الثانية باستخدام الضاربة (multiplier realization). ويتكون هذا التصميم من أربع ضاربات على خط تنفيذ تعليمات (pipeline multipliers)، وجهاز جمع ذى خمسة مداخل، وأربعة مسجلات إزاحة (shift Registers) SR ومقطع تحكم منطقى (logic control section) لقطع (truncating) المخرجات T. والمقطع المشار إليه بالخطوط المنقطعة (المنقطة dotted) في شكل ٥ - ٨ يتكون أساساً من ضاربات ولذلك أشير إليه بالرمز  $M^+$ . وهذا المقطع يمكن أن يُستبدل به المقطع المنقط المبين في شكل ٥ - ٩ حيث تُستخدم ذاكرة قراءة فقط ROM لتخزين الناتج الجزئى (partial product) ويستخدم جهاز تراكم / طرح (Accumulator/Subtractor) لجمع N نواتج جزئية، حيث N هو حجم الكلمة عند المدخل، كما يستخدم مسجل إزاحة توازى - إدخال/توالى - إخراج (parallel-in / serial-out shift register) لتوقيت (clocking) بيانات الإخراج (output data) إلى التحكم المنطقى المقطوع T (truncated logic control). والقالب المنقط في شكل ٥ - ٩ يتكون أساساً من ذاكرة ROM ولذلك فقد أشير إليه بالرمز  $ROM^+$ . وحجم الذاكرة ROM لمقطع من الرتبة الثانية في هذا المثال يساوى:






شكل ٥ - ١١

شكل تكويني آخر لتنفيذ مرشح رقمي من الرتبة الثانية



شكل ٥ - ١٢

مضاعفة الإرسال الزمني لمرشح شكل ٥ - ١١ للوصول إلى الرتبة الرابعة



شكل ٥ - ١٠

مضاعفة الإرسال الزمني لمرشح رقمي من الرتبة الثانية للوصول إلى الرتبة الرابعة

ورغم أنه من الضروري استخدام تركيبة المرشح (filter configuration) المبنية في شكل ٥ - ٨ في طريقة الذاكرة (ROM)، إلا أن هذه التركيبة ليست بالضرورة أكثر التركيبات كفاءة في طريقة الضاربة. ولذلك تدرس تركيبة المرشح المبنية في شكل ٥ - ١١. ومن أجل تعدد الاتصال (time-multiplexing) نستخدم مقطع المرشح المبنين في شكل ٥ - ١٢ حيث تستخدم خمسة مسجلات إزاحة فقط بدلا من تسعة في شكل ٥ - ١٠.

### الاعتبارات الزمنية (Timing Considerations)

كما ذكرنا سابقا فإن أسلوب البناء على خط تنفيذ التعليمات يعطي توفيقا بين المكونات المادية (hardware) وسرعة التشغيل (speed of operation) ويؤدي توزيع المنطق بين المتبوع والتابع (masters and slaves) إلى تقليل العدد المطلوب من الدوائر القلابية لإعادة التوقيت (retiming flip-flops). والساعة التي تشغل عادة المرشح الرقمي على خط تنفيذ التعليمات هي 2.048 MHz، فإذا فرضنا أن أقصى تأخير مسموح به بين المتبوع والتابع هو 194 ns (انظر شكل ٥ - ١٣)، ففي طريقة الذاكرة ROM يجب أن يكون الوقت المقروء (read time) أقل من 194 ns. وأما في طريقة الضاربة فيمكن الوصول إلى تأخير منطقي أقل من 194 ns بسهولة وذلك لأن


٢ - في مقطع المرشح لكل من جهازي الضرب والجمع إلى تجنب التحويل من تمثيل  
آخر في المقطع على السرعة (high-speed section) من النظام .

٥ - ٤ - ٤ أجهزة الضرب على خط تنفيذ التعليمات

### Pipeline Multipliers

يعمل جهاز الضرب على خط تنفيذ التعليمات ( وسنشير له اختصاراً بجهاز الضرب الأنبوبي أو الضاربة الأنبوبية ) على كلمة بيانات الإدخال المتوالية (serial) (x) (input data word) ، والتي تكون في التمثيل بمكتمل - ٢ . ويُصمَّم المعاملان (coefficients)  $Y_2$  و  $Y_1$  وقيمتاهما السالبتان ( $-Y_2$  و  $-Y_1$ ) بمكونات مادية ، أي يركبان آلياً (hardwired) داخل جهاز الضرب ، حيث  $Y_2$  و  $Y_1$  هما معاملان تقليديان (typical coefficients) للمقطعين الأول والثاني في المرشح الرقمي . وتُستخدم خوارزمية « بوث » وذلك للسماح بخلية ضاربة ذات نمطية عالية (highly modular multiplier cell) بدون مرحل (أي حامل) تموجي (عالي السرعة) (ripple through carry) ودون مكونات مادية خاصة لوحدة الإشارة ، وتظهر المخرجات (output) في التمثيل بمكتمل - ٢ . والناتج (product) يتكون من  $(N-1+M)$  وحدة (bits) حيث  $N$  هي حجم كلمة البيانات (data word) (وتساوي ٢٠) ، و  $M$  هي حجم كلمة المعامل (coefficient word) (وقيمة  $M$  القصوى هي ٧) . وتغذى كلمة البيانات إلى جهاز الضرب على التوالي بحيث يكون الرقم ذو أقل قيمة معنوية (LSB (least significant bit) ورقم الإشارة في مؤخرة (tail) الكلمة . ويُؤخَّر الرقم ذو أقل قيمة معنوية (product) في الناتج (product) مسافة رقم ثنائي واحد (1 bit) عن الرقم ذي أقل قيمة معنوية (LSB) في المضروب (multiplicand) (كلمة البيانات  $X =$ ) . ويشغل جهاز الجمع مباشرة على نواتج أو مخرجات جهاز الضرب في الصيغة مكتمل - ٢ .

ويبين شكل ٥ - ١٤ المخطط المنطقي لجهاز الضرب (multiplier logic diagram) . وفي الجزء ٥ - ١٤ - أ من الشكل نرى مسجل الإزاحة ذا الرقمين (2-bit shift register) الذي يُستخدم لتوليد كلمة التحكم (control word)  $S_1 S_2$  (والمستخدمة في خوارزمية الضرب) من كلمة بيانات الإدخال المُعدَّلة (modified input data word)  $X^*$  كما سنرى بإذن الله فيما بعد . ويبين الجزء



شكل ٥ - ١٣

توليد ساعة باستخدام 2.0 MHz ، ويُسمح بحد (فارق margin) قدره 50 nsec بين حافة الساعة ونهاية العملية المنطقية .

الطريقة تتميز بمرونتها من حيث القدرة على أن تشتغل إما كنظام كامل على خط تنفيذ تعليمات (full pipeline system) (حيث يكون هناك مستوى منطقي واحد بين المتبوع والتابع) أو كنظام جزئي على خط تنفيذ تعليمات (partial-pipeline system) (حيث يكون هناك أكثر من مستوى منطقي واحد بين المتبوع والتابع) . وقد اخترنا طريقة الضاربة في مثال التصميم الذي سنعرضه بعد قليل .

### (Type of Arithmetic)

### نوع الحسابات

تم اختيار الحساب بالنقطة الثابتة (أي بالعلامة الكسرية الثابتة) (fixed-point arithmetic) بدلا من الحساب بالنقطة العائمة (أي بالعلامة الكسرية العائمة) (floating-point arithmetic) عند تنفيذ المرشح . ورغم أن الضاربات باستخدام النقطة العائمة (floating-point multipliers) تُعد أبسط إلا أن أجهزة الجمع (adders) باستخدام النقطة العائمة أكثر تعقيدا [ انظر المرجع رقم 37 ] . وبالإضافة إلى هذا فإن الحسابات بالنقطة الثابتة حين تُستخدم مع التمثيل بمكتمل - ٢ (two's complement representation) وخوارزمية « بوث » للضرب (Booth multiplication algorithm) [ انظر المرجع رقم 35 ] تؤدي إلى خلية ضاربة نمطية بدرجة عالية (highly modular multiplier cell) دون الحاجة إلى مكونات مادية خاصة (special hardware) للتعامل مع وحدة الإشارة (signal bit) كما يؤدي استخدام التمثيل بمكتمل

٥ - ١٤ ب من الشكل وحدة الضرب التمثلية ذات الـ M رقم (M-bit multiplier module) ، حيث M تمثل حجم كلمة المعامل (coefficient word) . وكل خلية لها أربعة مدخلات . فمثلا الخلية رقم i في جهاز الضرب لها المدخلات :

$(Y_i)^1$  : الرقم الثنائي الذي ترتيبه i (i<sup>th</sup> bit) في القيمة الموجبة (positive value) لكلمة المعامل (coefficient word) والمقابلة للمقطع الأول للمرشح الرقمي (first section of the DF) .

$(-Y_i)^1$  : الرقم الثنائي الذي ترتيبه i في القيمة السالبة لكلمة المعامل والمقابلة للمقطع الأول .

$(Y_i)^2$  : الرقم الثنائي الذي ترتيبه i في القيمة الموجبة لكلمة المعامل والمقابلة للمقطع الثاني .

$(-Y_i)^2$  : الرقم الثنائي الذي ترتيبه i في القيمة السالبة لكلمة المعامل والمقابلة للمقطع الثاني .




ويسمح المدخل S لخلايا جهاز الضرب بالاشتغال على  $(Y_i)^1$  و  $(-Y_i)^1$  أو  $(Y_i)^2$  أو  $(-Y_i)^2$  . وبين الجزء ٧-١٤-ج من الشكل منطق خلية جهاز الضرب الأنبوي (pipeline multiplier cell logic) مع مقطع تحكم الإدخال (input control section) والذي مدخلاته :

$S, S_1, S_2, (Y_i)^1, (-Y_i)^1, (Y_i)^2, (-Y_i)^2$  ومخرجه Y . ومدخلات أي خلية هي Y ومخرجات الخلية السابقة .

### خوارزمية جهاز الضرب للحصول على YX

#### (Multiplier Algorithm to obtain YX)

- ١ - أضف صفرا مرجعا "0" (a reference) ليسبق الرقم ذا أقل قيمة معنوية LSB في X (كلمة البيانات) ، وكرر رقم إشارة X (sign bit of) عدد M-1 من المواضع (places) لتحصل على  $X^*$  .
- ٢ - بناءً على الأرقام الثنائية  $X_{i-1} X_i$  في  $X^*$  أجرِ العمليات الحسابية التالية في خلايا جهاز الضرب :



شكل ٥ - ١٤

باستخدام النقطه العامة كمنطق الضرب التمثلي (multiplier logic) مضاربة على خط تنفيذ التعليمات باستخدام خوارزميه « بوث »  
 (أ) الحصول على الكلمة  $S_1 S_2$  ذات الرقمين من كلمة الإدخال على التوالي X .  
 (ب) وحدة الضرب التمثلية .  
 (ج) خلية المضاربة والمنطق المصاحب لها . القالب المنقط هو جهاز جمع كامل على خط تنفيذ التعليمات .

محتويات خلايا جهاز الضرب	$X_{i-1}$	$X_i$	العملية	الخرجات
0.00 BS	0	0	(أ)	
0.00 AS				0
0.01 BS	1	0	(أ)	
0.00 AS				1
1.11 BS	0	1	(ب)	
1.11 AS				1
1.10 BS	1	0	(أ)	
1.11 AS				0
0.01 BS	0	1	(ب)	
0.00 AS				1
1.11 BS	0	0	(ج)	
1.11 AS				1
1.11 BS	0	0	(ج)	
1.11 AS				1
S MSB LSB				

وهكذا يكون المخرج  $1.110110 = -\frac{10}{64}$

ملاحظة: الرمز BS يعني: قبل الإزاحة (Before Shift)  
والرمز AS يعني: بعد الإزاحة (After Shift)

وفي شكل ٥ - ١٤ نلاحظ أن أكبر عملية منطقية تتم عند مدخل خلية جهاز الضرب، وتتكون من اختبار ( $X_i$  و  $X_{i-1}$ ) وحساب  $S_1$  و  $S_2$  ثم ادخال معامل الضاربة (multiplier coefficient) في البوابة (gating in). والزمن الكلي المسموح به هو 194 ns.

### ٥ - ٤ - ٥ اعتبارات تصميم دوائر LSI/VLSI

#### LSI/VLSI Design Considerations

كما ذكرنا في الفصل الأول وفي هذا الفصل هناك ثلاثة عوامل يجب أن ندخلها في الاعتبار عند تنفيذ النظم الفرعية باستخدام دوائر LSI/VLSI، وهذه العوامل هي:

(M-bit multiplier) ... (coefficient word) ... (storage flip-flops of the multipliers)

	$X_{i-1}$	$X_i$	
(أ) حيث $X_{i-1} = 1$ و $X_i = 0$	1	0	أضف -Y
(ب) حيث $X_{i-1} = 0$ و $X_i = 1$	0	1	أضف Y
(ج) حيث $X_{i-1} = 0$ و $X_i = 0$	0	0	أضف 0
(د) حيث $X_{i-1} = 1$ و $X_i = 1$	1	1	أضف 0


٣ - في نهاية كلمة البيانات أعد ضبط (reset) الدوائر القلابية التخزينية في أجهزة الضرب (storage flip-flops of the multipliers).

مثال:

$$X = 0.1010 = +\frac{10}{16}$$


$$Y = 1.1 = \frac{1}{4}$$

Multiplier Algorithm to obtain  $XY$   
 LSB قويمه قيمة لقا ... (a) ...  
 M-1 عند (sign bit) الصفر المرجع (0)  $X^* = 000.1010$   
 ... (b) ...  
 ... (c) ...



PARTITION A  
NUMBER OF CHIPS USED 3  
NUMBER OF CHIPS DESIGNED 2

التجزئة A  
عدد الشرائح المستخدمة : ٣  
عدد الشرائح المصممة : ١



PARTITION B  
NUMBER OF CHIPS USED 2  
NUMBER OF CHIPS DESIGNED 1  
CG: CLOCK GENERATORS

التجزئة B

عدد الشرائح المستخدمة : ٢  
عدد الشرائح المصممة : ١  
CG : مولدات ساعة

شكل ٥ - ١٥

تجزئة الشريحة لكل من المشغلين الرقميين DP, DP\* الميبين في شكل ٥ - ٦

- (speed of operation)
- (chip area)
- (power dissipation)

- (١) سرعة التشغيل
- (٢) مساحة الشريحة
- (٣) تبديد القدرة

ولزيادة سرعة التشغيل يجب تقليل سعات العقد (node capacitances) ( أى مساحة أقل ) ، كما يجب زيادة قدرة الحث (driving capability) للنبائط الفعالة (active devices) ( أى مساحة أكبر ) . وهكذا فهناك تردد أقصى للتشغيل (maximum frequency of operation) لتكنولوجيا LSI معطاة . والمساحة الكلية للشريحة دالة في التكنولوجيا والسرعة المطلوبة . والمساحة القصوى للشريحة لها علاقة كبيرة بالإنتاج (yield) والتكنولوجيا . فمثلا الحجم العملي لشريحة CMOS LSI ( والتي تعطى إنتاجا معقولا ) يكون عموما أكبر من حجم  $I^2 L$  ثنائي القطبية . وتبديد القدرة في التكنولوجيا ثنائية القطبية هو أساسا تبديد قدرة تيار مستمر (dc power dissipation) ، بينما في حالة CMOS هو أساسا تبديد قدرة تيار متردد (ac power dissipation) :  $cv^2 f$  [ انظر المرجع رقم 39 ] . ويجب ألا يتعدى أقصى تبديد قدرة كلى للشريحة الواحدة للتغليف الواحدة (max. total power dissipation per chip per package) قيمة محددة سابقا (predetermined value) للتبريد المعتاد (conventional cooling) لتغليفه .


وبناءً على الاعتبارات السابقة يمكن تقسيم (partitioning) نظام فرعى مُعطى إلى شرائح مختلفة . وللمثال الذى ناقشه من الضروري أولا أن ندرس بالتفصيل الاختيارات المختلفة لتصميم النظام ثم نُقدّر بعد هذا التبديد الكلى للقدرة ومساحة السيليكون قبل تحديد أى تقسيم إلى شرائح . ونظرا لأن هذا العمل أو التدريب يعتمد على تكنولوجيا LSI قيد البحث والاعتبار وقواعدها العامة للتخطيط والتصميم فسنتركه كتدريب للقارئ . وفي شكل ٥ - ١٥ نعطي تقسيمين مقترحين للشرائح للمشغلين الرقميين (digital processors) DP\*, DP الميبين في شكل ٥ - ٦ . والتقسيم A يُعد مناسباً لطريقة التقسيم بدوائر LSI والخلايا القياسية (standard-cell LSI approach) مع تصميم شريحتين ، بينما يُعد التقسيم B مناسباً لطريقة التصميم بدوائر LSI عالية الكثافة (high-density costum LSI approach) حيث تُستخدم شريحتان ونحتاج لتصميم LSI واحد فقط . وفي كلى التقسيمين تكون التصميمات

المتكاملة (integrated designs) للوحدات  $P_1$ ,  $P_2$ ,  $DF$  مطابقة لتصميمات  $P_1^*$ ,  $P_2^*$ ,  $DF^*$  فيما عدا الأقنعة المعدنية (metalization masks).

## ٥ - ٥ المشغلات الدقيقة والحاسبات الدقيقة

(Microprocessors and Microcomputers)

أمكننا بعون الله تعالى في أوائل السبعينات تحقيق حلم الحصول على حاسب على شريحة (a computer-on-a-chip) وذلك باستخدام دوائر LSI. والحاسب الدقيق هو حاسب يخزن برامجه (stored-program computer) ويستخدم بعض شرائح LSI، كما يستخدم مُشغلاً دقيقاً كوحدة تشغيل مركزية. وشكل ٥ - ١٦ يبين مخططاً سهماً لحاسب دقيق أو حاسب للأغراض العامة (general-purpose computer)، ويتكون من أربع وحدات أساسية: وحدة ادخال/إخراج (I/O unit)، وذاكرة، ووحدة تشغيل حسابية ووحدة تحكم. وتتكون وحدة الإدخال/الإخراج من نبائط إدخال وإخراج. وتُستخدم نبائط الإدخال لإعطاء البيانات (اللازمة للحسابات) والتعليمات (لتحديد نوع الحسابات). وتشتمل نبائط الإدخال على الآلات الكاتبة عن بُعد (teletypewriters)، ولوحات المفاتيح (keyboards)، وأجهزة قراءة الشرائط الورقية المثقبة (punched-paper-tape readers)، وأجهزة قراءة البطاقات (card readers)، وأجهزة قراءة الشرائط المغناطيسية (magnetic tape readers). أما نبائط الإخراج فتعطي بيانات الإخراج وتشتمل على الآلات الكاتبة عن بُعد، وأجهزة تثقيب الشرائط الورقية، وأجهزة تثقيب البطاقات، والطابعات السطرية (line printers)، والراسمات البيانية (plotters)، والشرائط المغناطيسية. وتقوم وحدة الذاكرة بتخزين البيانات والتعليمات البرنامج. ويتم تخزين البيانات في ذاكرات توصيل عشوائى (random access memories) (RAMs)، أما تعليمات البرنامج فيتم تخزينها عادة في ذاكرات للقراءة فقط (read-only memories) (ROMs) ويمكن تخزين بعض التعليمات في ذاكرات للقراءة فقط قابلة للبرمجة بالمستخدم (PROMs) (user-programmable ROMs) وتقوم وحدة الحساب والمنطق (Arithmetic Logic Unit) (ALU) بالعمليات الحسابية والمنطقية، كعمليات الجمع والطرح والضرب والقسمة وعملياتي OR و AND مثلاً. أما وحدة التحكم فتستقبل التعليمات من الذاكرة وتتحكم في تسلسل الأحداث والعمليات أثناء الحسابات.




شكل ٥ - ١٦

مخطط سهى لحاسب دقيق

وكما رأينا في بند ٥ - ٤ عند الحديث عن تنفيذ مشغلات الإشارات باستخدام دوائر LSI، يعد أسلوب بناء النظم الفرعية عاملاً هاماً. ويشتمل أسلوب بناء الحاسبات الدقيقة - على عكس حالة مشغلات الإشارات حيث اعتبارات البرامج الجاهزة (software) قليلة جداً - على كل من المكونات المادية (hardware) والبرامج الجاهزة (software).

ويجب التأكيد على التفاعل (interaction) بين تصميم المكونات المادية وتصميم البرامج (hardware and software design) في المراحل الأولى لتحديد أسلوب البناء، حيث تُعد المكونات المادية للحاسب الدقيق الجزء الساكن أو الاستاتيكي (static part) للنظام، بينما تعد البرامج الجزء المتحرك أو الديناميكي (dynamic) له. فالبرامج (software) أو تعليمات الماكينة (machine instructions) هي ما يحل محل (replace) مركبات المكونات المادية (hardware components). وعلى سبيل المثال فبدلاً من استخدام مركبتين معينتين من المكونات المادية يمكن لإحدى التعليمات أن تحدد تنفيذ العملية المطلوبة مرتين على مركبة واحدة من المكونات المادية. وعموماً هناك مقايضات (trade-offs) عند الاختيار بين تنفيذ دالة معينة باستخدام المكونات المادية أو البرامج. فمثلاً يمكن تنفيذ الضرب (multiplication) باستخدام الضاربة المادية (hardware multiplier) أو باستخدام بعض تعليمات الماكينة (few machine instructions).



شكل ٥ - ١٧

أسلوب بناء المشغل الدقيق

عمليات معينة . وهذه المعلومات يتم تقديمها عن طريق منحني زمني (timing diagram) للنظام .

وفي بعض التطبيقات يكون هناك نقل كثير للبيانات بين الذاكرة والنبائط الطرفية أو المحيطية (peripheral devices) ومن الأكفأ في هذه الحالة نقل هذه البيانات مباشرة بدون تحكم في العمليات (process control) ، وهذا يُسمى توصل مباشر إلى الذاكرة DMA (direct memory access) ويتم تحقيق هذا التوصل المباشر DMA عن طريق ناقلة خارجية (external bus) تقوم بتوصيل (connect) ذاكرات التوصل العشوائ RAMs والوحدات الطرفية (peripherals) والمشغل الدقيق . وعندما لا يستخدم المشغل الدقيق هذه الناقلة فإن أحد المكونات المادية الخارجية (an external hardware) يتم تنشيطه (is activated) ليسمح بنقل البيانات عبر الناقل بين النبائط المحيطية والذاكرة .

وتتطلب بعض التطبيقات للحاسبات الدقيقة استجابة فورية (immediate response) من المشغل لحالة خارجية (external condition) . وفي مثل هذه الحالات يجب أن يقوم المشغل بإيقاف أو قطع (interrupt) البرنامج الجارى تنفيذه ليبدأ برنامجا جديدا يتعامل مع الحالة الخارجية أو « المقاطعة » « interrupt » .

instructions) لمعالجة البيانات (manipulate data) بعمليات جمع/إزاحة (ADD/shift) . ويتأثر الاختيار بأقصى سرعة لتشغيل شرائح LSI ، والإنتاجية المطلوبة ، وتبديد القدرة ، والمساحة ، والتكاليف . والبند التالي يتناول بعض هذه العوامل فيما يتعلق بأسلوب بناء المشغلات الدقيقة .

## ١ - ٥ - ٥ أساليب بناء المشغلات الدقيقة

### Microprocessor Architectures

المشغل الدقيق - كوحدة تشغيل مركزية - له نفس أسلوب البناء الرئيسى للحاسب ذى المدى الكبير (large-scale computer) [ انظر المرجع رقم 13 ] . والوحدات الرئيسية هي ( انظر شكل ٥ - ١٧ ) : وحدة الحساب والمنطق (ALU) ، وحدة تفسير التعليمات (instruction decoder) ، ووحدات التحكم والتزامن (control and synchronization units) . ووحدة تفسير التعليمات عبارة عن ذاكرة للقراءة فقط (ROM) وهي تترجم شفرة تعليمات الماكينة إلى تعليمات دقيقة (microinstructions) تقوم المشغلات (processors) بتنفيذها . وتقوم وحدة التحكم والتزامن بتفسير التعليمات الدقيقة وتتحكم في تنفيذ هذه التعليمات . وتستخدم المشغلات الدقيقة ناقلات أو موصلات عمومية (busses) كوسائل لنقل البيانات والعناوين (addresses) وإشارات التحكم (control signals) بين مركبات النظام . ويستخدم المشغل الدقيق بعض جوانب أساليب البناء لتقوية قدرته على تشغيل البيانات (data processing power) ، كالمشاركة في الموارد (resource sharing) ، والتوصل المباشر إلى الذاكرة (direct memory access) ، والنقل والمقاطعة (transfer and interrupts) ، وسنشرح هذه فيما يلي .

في المشغل الدقيق عدد من الموارد التي يجب أن تشارك فيها (share) وظائف مختلفة (different jobs) أو مستخدمون مختلفون في أوقات مختلفة ، وهذه تشمل الموصلات العمومية (الناقلات) والمسجلات وأطراف التوصيل للإدخال والإخراج (I/O pins) والذاكرة وبرامج التحكم (control programs) . وتم المشاركة في الموارد عن طريق تعدد الاتصال بتقسيم الوقت (time-division multiplexing) ، حيث تقوم وحدة التحكم والتزامن (control and synchronization unit) بتحديد فترات زمنية معينة أو دورات جزئية (specific time periods or subcycles) يُسمح خلالها بحدوث

## Microprocessor Software

يُعد استخدام البراج الجاهزة للمشغلات الدقيقة كبديل لمركبات المكونات المادية من أهم المميزات الأساسية لنظم المشغلات الدقيقة ، حيث يمكن محاكاة (simulation) وظائف المكونات المادية (hardware functions) بالبراج الجاهزة . وبالتالي فإن اعتبارات التكاليف (cost considerations) التي تجعل تصميم المكونات المادية غير عملي بالنسبة لتطبيق معين لا تنطبق على حالة تصميم البراج . على أنه يجب ملاحظة أن المكونات المادية والبراج الجاهزة غير قابلة للاستبدال المباشر دائما (not directly interchangeable) ، وكل له خصائصه . وأحد المميزات الرئيسية للبراج على المكونات المادية أن البراج غير متكررة التكاليف (nonrecurring cost item) ، فتمتص تم تصميم برنامج واختباره فإنه يمكن بعد ذلك نسخه أو تكريره (duplicated) وتخزينه في ذاكرة أى عدد من النظم . وبالتالي فإن التكاليف الكلية لتطوير البراج تتوزع على العدد الكلي للنظم .

والبراج الجاهزة للحاسب الدقيق أو المشغل الدقيق هي سلسلة من التعليمات التي تتحكم في تشغيل النظام . وبالعكس الحالة في الحاسبات كبيرة المدى (large-scale computers) فإنه ليس من العملي في الحاسبات الدقيقة تحميل (loading) هذه البراج من أماكن تخزين خارجية (external storage) كلما أُديرت (turned on) الماكينة ، بل تقوم الحاسبات الدقيقة بتخزين برامج التحكم (control programs) هذه التي تُستخدم بكثرة بصفة دائمة (permanently) في ذاكرات للقراءة فقط ROMs [ أو في مزيج من PROMs و PROMs ] ، وفي هذه الحالة يكون النظام قابلا للبرمجة الدقيقة (micro-programmable) [ . وهناك عدد من المستويات المختلفة للبراج الجاهزة للحاسب الدقيق : منفذ النظام (system executive) ، والبراج (programs) ، والبراج الفرعية (subroutines) ، والبراج الدقيقة (microprograms) .

ويختص منفذ النظام بالشغلة الكلية (overall job) ، والمهمة (task) ، وإدارة البيانات (data management) في النظام . والمنفذ يقوم مقام المراقب (monitor) ، والمشرف (supervisor) ، ونظام التشغيل (operating system) في الحاسبات الكبيرة . والبرنامج هو مجموعة من التعليمات لأداء عملية محددة ، ويتكون عادة من عدد من

البراج (الصغيرة) الفردية (individual routines) أو البراج الفرعية (subroutines) التي تقوم بإجراء حسابات معينة أو خوارزمية معينة . وإذا كان البرنامج الفرعي يُستخدم كثيرا فمن الأفضل صياغته في تعليمات دقيقة (microinstructions) في برنامج دقيق (microprogram) .

## ٥ - ٥ - ٣ تصميم نظم الحاسبات الدقيقة

## Microcomputer Systems Design

يُقصد بتصميم نظام للحاسب الدقيق تصميم وتطوير (developing) نظام للحاسب الدقيق لتطبيقات خاصة وذلك باستخدام بعض العناصر الأساسية : المشغلات الدقيقة ، والذاكرات RAMs ، والذاكرات ROMs ، وبنائط الإدخال أو الإخراج I/O ، والمركبات البينية (interface components) . ويشتمل التصميم على انتقاء مركبات معينة من بين المركبات المتوفرة أو تصميم شرائح LSI وفقا لمواصفات العميل (الزبون) (custom LSI chips) وبناءً على عوامل الأداء (performance) أو الإتاحة (availability) أو الأمن (security) أو العوامل الاقتصادية ويشتمل التصميم على كل من المكونات المادية والبراج . ويمكن تلخيص المهام المختلفة لعملية التصميم فيما يلي :

- ١ - تحديد مدى التطبيقات التي سيستخدم فيها النظام ، وهذا بدوره يحدد وسطاء (معاملات/ بارامترات) النظام (system parameters) ، كحجم الكلمة (word size) والإنتاجية (throughput) .
- ٢ - تحديد ما إذا كان هناك نظام حاسب دقيق تتحقق فيه شروط وسطاء النظام المحددة ، وإن كان نعم فاختيار مركبات جاهزة (حاضرة) مناسبة (suitable off-the-shelf components) كالمشغل الدقيق مثلا) ، أو العزم على تصميم شرائح LSI تتفق مع مواصفات العميل وتقابل متطلبات النظام .
- ٣ - تصميم المكونات المادية (hardware design) وتطوير البراج الجاهزة (software development) .
- ٤ - تصحيح الأخطاء (إزالة العلل) (debugging) والاختبار (testing) .

وهناك عوامل عديدة تؤثر على خطوات التصميم السابقة ، كالتكاليف (cost) والمرونة (flexibility) والمواءمة (compatibility) ، والثوقية (الاعتمادية) (reliability) والسرعة (speed) .

وتعد التكاليف أحد الاعتبارات الرئيسية التي تشتمل على عوامل هندسية وغير هندسية . فمثلا تعد تكاليف التطوير (development cost) تكاليف مرة واحدة (one-time expense) (أى غير متكررة) ، وكلما زاد عدد النظم المنتجة قلت تكاليف التطوير للوحدة الواحدة (per-unit development cost) .

المرونة هى إحدى المميزات الأساسية لنظم الحاسبات الدقيقة ، حيث يمكن بسهولة تغيير البرنامج المخزون وذلك باستبدال الذاكرات ROMs أو بإعادة برمجة الذاكرات PROMs . كما يمكن تصميم النظام بحيث يستوعب اختبارات ميدانية (field tests) وتغييرات فى الموقع (changes on location) وذلك باستخدام ذاكرات للقراءة بصهر الوصلات (fusible-link ROMs) .

والمواءمة نقصد بها كلا من المواءمة داخل النظام نفسه والمواءمة مع العالم الخارجى . فمصمم نظام الحاسب الدقيق هو فى الحقيقة مصمم نظام حاسب بالإضافة إلى الأخذ فى الاعتبار مواءمة النظام لعدة أشياء كالتقنيات التناظرية (analog channels) ، ونبائط الإدخال/الإخراج للمستخدمين (users I/O devices) ، والحاسبات الدقيقة الأخرى ، والأجزاء الأخرى للمكونات المادية .

والاعتمادية عامل يتعلق بمجال استخدام الحاسب الدقيق . فمثلا الحاسب الدقيق الذى يستخدم فى مجال تطبيقات الفضاء يجب أن تكون له اعتمادية أكبر من اعتمادية الحاسب الدقيق المستخدم فى الأغراض التعليمية .

كذلك يتعلق عامل السرعة بمجال التطبيقات ، فقد يُطلب من الحاسب الدقيق أن يعمل فى وقت حقيقى (real time) ، وتكنولوجيا LSI المستخدمة لتنفيذ المركبات المختلفة فى حاسب دقيق ( كالمشغلات الدقيقة والذاكرات RAMs والذاكرات ROMs ) تؤثر على السرعة الكلية لتشغيل البيانات . وبالإضافة إلى هذا فإن نوع أسلوب البناء المستخدم [ مثلا : بناء الوحدات ALU بشرائح الأرقام الثنائية bit slice (ALUs - انظر المرجع رقم 38 ] يؤثر أيضا على السرعة .

## ٥ - ٥ - ٤ مثال : مشغل دقيق ثنائى القطبية

### Example : A Bipolar Microprocessor

المثال الذى سنعرضه هنا هو TI SBP0400 ، وهو عبارة عن مشغل دقيق ذو شرائح من ٤ أرقام ثنائية (4-bit slice microprocessor) ويستخدم المنطق  $I^2L$  ، والاختصاصات SBP تعنى مشغل ثنائى القطبية شبه موصل (Semiconductor Bipolar Processor) . ويُنظَّم (organized) بناء المشغل حول بناء متعدد الناقلات الداخلية (multiple internal-bus structure) ومنظومة منطقية داخلية قابلة للبرمجة للبرمجة الداخلية (internal programmable logic array) PLA . وأسلوب بناء النظام بشرائح الأرقام الثنائية (bit-slice system architecture) يعتمد على تكسير المشغل إلى وحدات فردية تقوم بوظائف الحاسب المختلفة على شريحة من كلمة البيانات (slice of the data word) . وفى مثالنا الحالى هذه الشريحة من ٤ أرقام ثنائية ، وبالتالي فإن أسلوب البناء هذا يسمح لأربعة مشغلات دقيقة بتشغيل كلمات بيانات من ١٦ رقم ثنائى (16-bit data words) .

ويبين شكل ٥ - ١٨ البناء الأساسى للشريحة SBP 0400 . والفارق الرئيسى الذى يميز هذا المشغل الدقيق SBP 0400 عن غيره من المشغلات الدقيقة هو استبدال المنظومة المنطقية الداخلية القابلة للبرمجة بسجل التعليمات (instruction register) . فيمكن للمستخدم أن يعرف مجموعة كبيرة من التعليمات اللازمة لمتطلباته الخاصة ثم يكتب برامج تستخدم هذه التعليمات الخاصة . وتُمثَّل تعليمة المستخدم (user's instruction) بعمل «اختيار العملية» من ٩ أرقام ثنائية "operation-select" (9-bit work) يوضع على مدخل من ٩ أطراف توصيل (9-pin input) إلى المنظومة الداخلية (internal) PLA وهذه المنظومة التى تعمل تحت تحكم ساعة (clock control) تقوم بإعادة ترجمة هذا المدخل ذى التسعة أرقام (9-bit input) إلى العمليات المحددة المطلوبة بتعليمة المستخدم ، والتى تُمثَّل بكلمة تحكم داخلى ذات ٢٠ رقم ثنائى (20-bit internal-control word) وهذه الكلمة تعطى الأوامر المناسبة (appropriate commands) إلى وحدة الحساب والمنطق ALU ، والمسجلات ، وخطوط الناقل (bus lines) لتنفيذ العملية المقصودة . ووحدة الشريحة الواحدة ذات الأربعة أرقام الثنائية (single 4-bit slice unit) تعطى المستخدم امكانية إجراء نحو ٥١٢ عملية مختلفة من


عمليات الماكينة (machine operations) ، والتي يمكن تنفيذها في دورة ساعة واحدة (single clock cycle) وهذا أكثر بكثير من مجموعات التعليمات في المشغلات الدقيقة .

واستخدام المنظومة المنطقية المبرجة (programmed logic array) في المشغل SBP 0400 له ميزتان :

الميزة الأولى : زيادة تكامل النظام (system integrity) وأمنه (security) ، وذلك لأن المنظومة PLA مبرجة في المصنع (بالمصمم) فيصعب جدا عكس هندسة (reverse-engineer) النظام أو محاولة نسخه . ونظرا لأن مسجل التشغيل (operation register) للمنظومة PLA داخلي للشرجة SBP 0400 ، فسوف يكون من غير العملي إطلاقا لأي مستخدم أن يحاول فك شفرة بناء المنظومة PLA عن طريق اختبار محتويات المسجل وعمليات الوحدة ALU وذلك لمدخلات محددة سابقا (predetermined operation-select-word inputs) . والميزة الثانية لاستخدام المنظومة PLA في المشغل SBP 0400 : السماح بمحاكاة (مضاهاة) (emulation) الحاسبات ذات المدى الأكبر (larger-scale computers) والتي لها مجموعات كبيرة من التعليمات . وبصياغة شفرة مناسبة للمنظومة PLA يمكن محاكاة هذه الحاسبات الأكبر مدى وذلك دون تكاليف زائدة تُذكر أو أي تدهور (degradation) له قيمة في التشغيل .

وبالرجوع إلى شكل ١٨ - ٥ نلاحظ أن المدخلين الرئيسيين لوحدة الحساب والمنطق ALU هما : منفذ المدخل A متعدد الاتصال (multiplexed A input port) ، ومنفذ المدخل B متعدد الاتصال . ويمكن لناقل إدخال البيانات (data-in bus) أن تصل (has access) للمنفذ A أو المنفذ B أو مسجل التشغيل (مسجل العمل) (working register) . كما يمكن لمسجلات الأغراض العامة الثمانية (eight general-purpose registers) أن تتوصل (have access) بالمنفذ A .

ويتم إرسال مخرجات الوحدة ALU إلى نبيطة بيانات ذات اتصال متعدد عند المخرج (DOMUX) (data output multiplexer) (مجمع الإشارات للبيانات عند المخرج) / جهاز تعدد إرسال البيانات عند المخرج ، والتي تقوم بنقل البيانات إما خارجيا خارج الشرجة أو داخليا بإعادة البيانات عبر ناقلة إخراج البيانات (data-out bus) (DOB) إلى المسجلات ذات الأغراض العامة أو مسجل التشغيل أو مسجل التشغيل الممتد (الموسّع) (extended working register) .



شكل ١٨ - ٥  
مخطط سيمي لشغل دقيق ثنائي القطبية



38. D. R. Appelt, Making It Compatible and Better, Electronics, October 11, 1979, pp. 131-136.
39. M. I. Elmasry. Digital MOS Integrated Circuits, IEEE Press, New York 1981.

21. W. H. Kautz, A Cellular Threshold Array. IEEE Trans. ED ED-16, 680-682 (1967).
22. H. S. Stone, A Logic-in-Memory Computer, IEEE Trans. Computers C-19 73-78 (1970).
23. S. E. Wahlstrom, Programmable Arrays and Networks, Electronics 40, 91-95 (December 11, 1967).
24. W. H. Kautz, Fault Testing and Diagnosis in Combinational Digital Circuits, Proceedings of the First Annual IEEE Computer Conference, Chicago, IL, September 1967, IEEE Press, New York, pp. 2-5.
25. W. H. Kautz, Testing for Faults in Combinational Cellular Logic Arrays, Proceedings of the 8th Annual Symposium on Switching and Automata Theory, Austin, Texas, October 1967, IEEE Press, New York, pp. 161-174.
26. J. Goldberg et al., Technique for the Realization of Ultra-Reliable Spaceborne Computers, Interim Scientific Report III, SRI Project 5580, June 1968.
27. W. H. Kautz, Cellular Logic-in-Memory Arrays, IEEE Trans. Computers, C-18(3), 719-727 (1969).
28. R. R. Seeber, Associative Self-Sorting Memory, Proceedings of the 1960 Eastern Joint Computer Conf. Vol. 18, Western Periodicals, New York, pp. 179-188.
29. B. Elspas and R. A. Short, A Bound on the Run Measure of Switching Functions, IEEE Trans. EC, ED-13, 1-4(Feb 1964).
30. D. L. Shell, A High-Speed Sorting Procedure, Commun. ACM, 2(7),30-32 (1959).
31. R. C. Bose and R. J. Nelson, A Sorting Problem. J. ACM, 9(2), 282-296(1962).
32. L. R. Rabiner and C. M. Rader, Digitized Signal Processing. IEEE Press, New York, 1972.
33. Selected Papers in Digital Signal Processing II, IEEE Press, New York, 1972.
34. H. Kaneko, A Unified Formulation of Segment Companding Laws and Synthesis of Codes and Digital Companders, Bell Syst. Tech. J., 47(7). 1555-1588(1970).
35. M. I. Elmasry and R. C. Madter, Pipeline Digital Filtering at 250 MHz Bit-Rate, The 1975 Midwest Symposium on Circuits and Systems, Western Periodicals, New York, pp. 461-465.
36. A. Peled and B. Lin, A New Hardware Realization of Digital Filters, IEEE Trans. Acoust., Speech and Signal Processing ASPP-22 456-462(1974).
37. L. B. Jakson, J. F. Kaiser, and H. S. McDonald, An Approach to the Implementation of Digital Filters, IEEE Trans. on Audio and Electroacoustics, AU-16(3) 413-421 (1968).

## محتويات الكتاب

الصفحة	الموضوع
٥	الفصل الأول : مقدمة في الدوائر المتكاملة الرقمية
	الفصل الثاني : العائلات المنطقية للدوائر المتكاملة:
٣٣	MSI / LSI : T <sup>2</sup> L & ST <sup>2</sup> L
	الفصل الثالث : عائلات منطقية للدوائر LSI عالية السرعة
٩٣	عائلات ECL و EFL
	الفصل الرابع : الدوائر المتكاملة الرقمية MOS
١٤٣	( معدن - أو أكسيد - شبه موصل )
٢٥٣	الفصل الخامس : النظم الفرعية الرقمية LSI / VLSI

38. D. R. Appel, Making It Compatible and Better, Electronics, October 11, 1979, pp. 131-136.
39. M. I. Elmasry, Digital MOS Integrated Circuits, IEEE Press, New York, 1981.
22. H. S. Stone, A Logic-in-Memory Computer, IEEE Trans. Computers, C-19, 73-78 (1970).
23. S. E. Wahlstrom, Programmable Arrays and Networks, Electronics, 40, 91-95 (December 11, 1967).
24. W. H. Kautz, Fault Testing and Diagnosis in Combinational Digital Circuits, Proceedings of the 1967 Annual IEEE Computer Conference, Chicago, IL, September 1967, IEEE Press, New York, pp. 2-5.
25. W. H. Kautz, Testing for Faults in Combinational Cellular Logic Arrays, Proceedings of the 8th Annual Symposium on Switching and Automata Theory, Assisi, Italy, October 1967, IEEE Press, New York, pp. 161-174.
26. J. Goldberg et al., Technique for the Realization of Ultra-Reliable Spaceborne Computers, Israel Scientific Report 10, SRI Project 3580, June 1968.
27. W. H. Kautz, Cellular Logic-in-Memory Arrays, IEEE Trans. Computers, C-18(3), 616-727 (1969).
28. R. K. Seiber, Associative Self-Sorting Memory, Proceedings of the 1960 Eastern Joint Computer Conf. Vol. 18, Western Periodicals, New York, pp. 179-188.
29. B. Elspar and R. A. Short, A Bound on the Run Measure of Switching Functions, IEEE Trans. EC, ED-13, 1-4 (Feb 1964).
30. D. L. Shell, A High-Speed Sorting Procedure, Commun. ACM, 2(7), 30-32 (1959).
31. R. C. Bose and R. J. Nelson, A Sorting Problem, J. ACM, 9(2), 287-296 (1962).
32. L. R. Rabiner and C. M. Rader, Digitized Signal Processing, IEEE Press, New York, 1972.
33. Selected Papers in Digital Signal Processing II, IEEE Press, New York, 1972.
34. H. Kaneko, A Unified Formulation of Segment Companding Laws and Synthesis of Codes and Digital Companders, Bell Syst. Tech. J., 47(7), 1555-1588 (1970).
35. M. I. Elmasry and R. C. Madler, Pipeline Digital Filtering at 250 MHz Bit-Rate, The 1975 Midwest Symposium on Circuits and Systems, Western Periodicals, New York, pp. 461-465.
36. A. Pried and B. Lin, A New Hardware Realization of Digital Filters, IEEE Trans. Acoust., Speech and Signal Processing ASSP-22, 456-462 (1974).
37. L. B. Jackson, J. F. Kaiser, and H. S. McDonald, An Approach to the Implementation of Digital Filters, IEEE Trans. on Audio and Electroacoustics, AU-16(3) 413-421 (1968).

كتب للمترجم

من منشورات دار القلم .. الكويت

- ١ - برجة الحاسب بلغة الفورتران ، ط ٤ ، ١٩٩٢ .
- ٢ - مقدمة في نظرية المعلومات ، ١٩٨٥ .
- ٣ - الشبكات الرقمية ، ١٩٨٦ .
- ٤ - التحليل العددي ، ١٩٨٨ .
- ٥ - الجبر الخطي ، ١٩٨٨ .
- ٦ - برجة الحاسب بلغة الباسكال ، ١٩٨٩ .

٧٧

٧٨

٧٩

٨٠

٨١

٨٢

٨٣